電路分析

1. 采樣電阻與信號(hào)獲?。涸谠撾娐分?，采用了阻值為 0.02Ω（20mΩ）的采樣電阻。當(dāng)有電流 I 流經(jīng)該采樣電阻時(shí)，會(huì)產(chǎn)生壓降 VU，其計(jì)算公式為 VU = I×0.02。由于采樣電阻兩端的電壓可能會(huì)出現(xiàn)浮動(dòng)情況，為了更準(zhǔn)確地獲取信號(hào)，需要采用差分測(cè)量方式，而非傳統(tǒng)的單端對(duì)地測(cè)量。
2. 差分放大電路：由運(yùn)放 U4A 構(gòu)成差分放大器，其輸入為 VU 和參考電壓 VCC1.25（值為 1.25V）。差分放大器的放大倍數(shù) Diff 通過(guò)公式 Diff = Rf / Rin 計(jì)算得出，這里 Rf = 12kΩ，Rin = 1kΩ + 1kΩ，所以 Diff = 6。運(yùn)放的輸出 Vout 可通過(guò)公式 Vout = 6×VU + Vref 計(jì)算，將 VU = 0.02×I 和 Vref = 1.25V 代入，得到 Vout = 0.12I + 1.25V。其中，1.25V 的偏置起到了提供零電流基準(zhǔn)的重要作用，使得 ADC 能夠檢測(cè)正負(fù)電流，這在電機(jī)正反轉(zhuǎn)等應(yīng)用場(chǎng)景中尤為關(guān)鍵。
3. ADC 采集與電流計(jì)算：Vout 信號(hào)經(jīng)過(guò) RC 低通濾波（用于去除噪聲）和 ESD 保護(hù)（防止靜電損壞）后被送入 ADC。根據(jù) ADC 采集到的電壓 VADC，可通過(guò)公式 I = (VADC - 1.25V) / 0.12 計(jì)算出實(shí)際電流。假設(shè) ADC 的參考電壓為 2.5V，那么最大正向電流為 (2.5V - 1.25V) / 0.12 = 10.42A，最大負(fù)向電流為 (0V - 1.25V) / 0.12 = -10.42A。

    關(guān)鍵設(shè)計(jì)考慮

1. 電阻匹配與精度：差分放大器的精度在很大程度上取決于 Rf 和 Rin 的匹配程度。為了確保高精度，建議使用精度為 0.1% 的電阻。同時(shí)，采樣電阻（0.02Ω）應(yīng)選擇具有低溫度系數(shù)的材料，如錳銅合金，以減少溫度變化對(duì)電阻值的影響，從而降低溫漂對(duì)電路性能的干擾。
2. 共模抑制比（CMRR）：運(yùn)放的 CMRR 需要足夠高，一般要求大于 80dB，這樣才能有效抑制共模噪聲，例如電源干擾等，保證電路的穩(wěn)定性和可靠性。
3. 低通濾波設(shè)計(jì)：RC 濾波的截止頻率 fc 通過(guò)公式 fc = 1 / (2πRC) 計(jì)算。通常，截止頻率應(yīng)設(shè)置為高于信號(hào)帶寬（如 10kHz）但低于開關(guān)噪聲頻率（如 PWM 頻率 100kHz），以在有效去除噪聲的同時(shí)，保證信號(hào)的完整性。
4. 參考電壓穩(wěn)定性：1.25V 的參考電壓（可選用 TL431 或?qū)Ｓ没鶞?zhǔn)源）必須具備低噪聲、低溫漂的特性。如果參考電壓不穩(wěn)定，會(huì)導(dǎo)致零電流漂移，從而影響電流檢測(cè)的準(zhǔn)確性。

    實(shí)際應(yīng)用與優(yōu)化

1. 校準(zhǔn)方法：為了提高電流檢測(cè)的精度，需要進(jìn)行校準(zhǔn)。零點(diǎn)校準(zhǔn)是在零電流時(shí)，測(cè)量 ADC 的輸出并存儲(chǔ)偏移量；增益校準(zhǔn)則是施加已知電流（如 1A），然后調(diào)整軟件計(jì)算系數(shù)。
2. 擴(kuò)展動(dòng)態(tài)范圍：如果需要更大的電流檢測(cè)范圍，可以采取以下兩種方法。一是降低差分增益，例如將 Diff 改為 3，此時(shí) Vout = 0.06I + 1.25V；二是提高 ADC 的參考電壓，如將其提高到 3.3V。
3. PCB 布局建議：在 PCB 布局方面，采樣電阻的走線應(yīng)盡量短，并且采用開爾文連接（Kelvin Sensing）方式，以減少寄生電阻的影響。同時(shí)，模擬部分（運(yùn)放、ADC）應(yīng)與數(shù)字部分（MCU）進(jìn)行隔離，避免噪聲耦合，確保電路的性能不受干擾。