當你初次接觸電路板時，內心或許會充滿疑惑，但同時也懷揣著一絲興奮。網絡上關于硬件電路的經驗知識紛繁復雜，像信號完整性、EMI 等概念準會讓你暈頭轉向。別著急，學習是一個循序漸進的過程，讓我們一步一個腳印，慢慢揭開硬件電路設計的神秘面紗。

總體思路

設計硬件電路，首先要搞清楚大的框架和架構，然而這并非易事。有些大框架可能老板或老師已經規(guī)劃好，你只需將思路具體實現(xiàn)；但也有些情況需要你自己設計框架，這時就要明確要實現(xiàn)的功能，然后尋找是否有能實現(xiàn)同樣或相似功能的參考電路板。有經驗的工程師都深知借鑒他人成果的重要性，我們應盡量站在巨人的肩膀上，少走彎路。

理解電路

如果你幸運地找到了參考設計，那恭喜你，這將為你節(jié)省大量時間，包括前期的設計和后期的調試。但先別急著復制，還是要先看懂并理解參考設計。這樣做一方面能提高我們的電路理解能力，另一方面能避免設計中的錯誤。
要是沒有找到參考設計也沒關系，你可以先確定大 IC 芯片，查找其 datasheet，查看關鍵參數(shù)是否符合自己的要求。能否準確判斷哪些是關鍵參數(shù)，以及是否能看懂這些參數(shù)，都是硬件工程師能力的體現(xiàn)，這需要長期的積累。在這個過程中，要善于提問，因為在硬件設計中，別人的一句話或許就能讓你茅塞頓開。

設計硬件電路

硬件電路設計主要包括三個部分：原理圖、PCB 以及物料清單（BOM）表。

• 原理圖設計：將前面的思路轉化為電路原理圖，它類似于教科書上的電路圖。
• PCB 設計：涉及實際的電路板，根據原理圖轉化而來的網表（網表是溝通原理圖和 PCB 之間的橋梁），將具體的元器件封裝放置（布局）在電路板上，然后根據飛線（也叫預拉線）連接其電信號（布線）。
• BOM 表：完成 PCB 布局布線后，需要歸納用到的元器件，這時就會用到 BOM 表。

設計工具選擇

Protel，也就是 Altium，容易上手，在國內比較流行，應付一般的工作已經足夠，適合初入門的設計者使用。其實無論使用簡單的 Protel 還是復雜的 Cadence 工具，硬件設計的大環(huán)節(jié)是一樣的。Protel 上的操作類似 Windows，是 post - command 型的；而 Cadence 的產品 Concept Allegro 是 pre - command 型的，習慣了 Protel 的人突然轉向 Cadence 的工具，可能會不太習慣。

設計流程

1. 原理圖庫建立：要將新元件擺放在原理圖上，必須建立元件的庫。庫中主要定義了該新元件的管腳定義及其屬性，并以具體的圖形形式表示。Protel 創(chuàng)建庫非常簡單，而且由于使用的人多，許多元件都能找到現(xiàn)成的庫，這為使用者提供了極大的便利。在建立庫的過程中，要搞清楚 IC body、IC pins、input pin、output pin、analog pin、digital pin、power pin 等的區(qū)別。
   
2. 畫原理圖：有了充足的庫后，就可以在原理圖上畫圖了。按照 datasheet 和系統(tǒng)設計的要求，通過 wire 把相關元件連接起來，并在相關的地方添加 line 和 text 注釋。需要注意的是，wire 有電氣屬性，適用于連接相同網絡；line 沒有電氣屬性，適用于注釋圖形。此時，要搞清一些基本概念，如 wire、line、bus、part、footprint 等。不同工具的操作方式也有所不同，例如 Protel 采用 post - command 方式，而 Concept 采用 pre - command 方式。
3. 生成 netlist：完成原理圖繪制后，就可以生成 netlist 了。netlist 是原理圖與 PCB 之間的橋梁，電腦需要將原理圖轉化為它能認識的 netlist 形式，然后再處理、轉化為 PCB。
4. 電氣規(guī)則檢查（ERC）：得到 netlist 后不要急于畫 PCB，先進行 ERC 檢查。ERC 能對一些原理圖基本的設計錯誤進行排查，如多個 output 接在一起等問題。但不能過分依賴工具，自己還是要仔細檢查原理圖，因為工具只是根據基本規(guī)則排查，無法理解系統(tǒng)的具體需求。
5. 獲得 PCB：從 netlist 得到 PCB 后，密密麻麻的元件和數(shù)不清的飛線可能會讓人感到驚訝，別著急，慢慢來。
6. 確定板框大?。涸?keepout 區(qū)（或 mechanic 區(qū)）畫個板框，這將限制布線的區(qū)域。需要根據需求考慮板長、板寬（有時還需考慮板厚），同時也要考慮疊層，例如板總共 4 層，頂層走信號，中間第一層鋪電源，中間第二層鋪地，底層走信號。
7. 布局：確定完板框后，就該進行元件布局了。布局極為關鍵，它往往決定了后期布線的難易程度。哪些元器件該擺正面，哪些元件該擺背面，都需要仔細考量。對于初學者來說，要注意模擬元件和數(shù)字元件的隔離，以及機械位置的擺放，同時注意電源的拓撲。
   
8. 布線：布線與布局往往是相互影響的，有經驗的人在開始時就能判斷哪些地方能布線成功，若有些地方難以布線，還需要改動布局。對于 FPGA 設計來說，有時還需要改動原理圖來使布線更加順暢。布線和布局問題涉及的因素很多，對于高速數(shù)字部分，由于牽扯到信號完整性問題，會變得更加復雜。在信號頻率不是很高的情況下，應以布通為第一原則。
9. 布局布線后檢查：完成布局布線后，要用 DRC 檢查。DRC 會對布線完成覆蓋率以及規(guī)則違反的地方進行標注，需要按照標注一一排查、修正。有些 PCB 還要加上敷銅（可能會導致成本增加），將出線部分做成淚滴（工廠也許會幫忙添加），最后將 PCB 文件轉成 Gerber 文件就可交付生產。對于小批量或研究板，用 Excel 自己管理 BOM 表比較方便；新手的第一個版本，不建議直接交給裝配工廠或焊接工廠將 BOM 的料全部焊上，最好根據 BOM 表自己準備好元件，等板來了之后，一步步上元件、調試。

硬件調試

拿到板后不要急著供電看功能，硬件調試不可能一步完成。先拿萬用表看看關鍵網絡是否有不正常，主要檢查電源與地之間是否短路。盡管生產廠商已經做過測試，但自己還是要親自檢查，這一步雖然繁瑣，但能為后面節(jié)省不少時間。如果電源網絡短路，要仔細查看原理圖，結合割線的方法一步步排查是 PCB 的問題、裝配的問題還是自己設計的問題。

電源問題

電源設計是整個電路板最重要的一環(huán)，電源不穩(wěn)定，其他一切都無從談起。在電源設計中，我們常用的是從一個穩(wěn)定的 “高” 電壓得到一個穩(wěn)定的 “低” 電壓，即 DC - DC（直流 - 直流）。直流 - 直流中常用的電源穩(wěn)壓芯片有兩種，一種是 LDO（低壓差線性穩(wěn)壓器，線性穩(wěn)壓電源也指它），另一種是 PWM（脈寬調制開關電源，也稱開關電源）。

• 線性穩(wěn)壓電源：內部結構簡單，反饋環(huán)路短，因此噪聲小，瞬態(tài)響應快（當輸出電壓變化時，補償快）。但由于輸入和輸出的壓差全部落在了 MOSFET 上，所以效率低，一般用在小電流、對電壓精度要求高的應用上。
• 開關電源：內部結構復雜，影響輸出電壓噪聲性能的因數(shù)很多，且反饋環(huán)路長，因此噪聲性能低于線性穩(wěn)壓電源，瞬態(tài)響應慢。但根據其結構，MOSFET 處于完全開和完全關兩種狀態(tài)，除了驅動 MOSFET 和 MOSFET 自身內阻消耗的能量外，其他能量都用于輸出，理論上 L、C 不耗能量，實際消耗的能量也很小，所以效率高。

高速信號認識誤區(qū)

高速看的是信號沿，不是時鐘頻率。一般時鐘頻率高的信號上升沿快，通常被當成高速信號，但反過來不一定成立，時鐘頻率低但信號上升沿快的，同樣要當成高速信號處理。根據信號理論，信號上升沿包含了高頻信息，設計不好可能會出現(xiàn)上升沿過于緩慢、有過沖、下沖、振鈴等現(xiàn)象。

示波器選擇

很多人只注意示波器的采樣率，而忽略了帶寬，但示波器帶寬是一個更重要的參數(shù)。采樣定理指的是當采樣頻率大于信號最大帶寬的兩倍時，能完美地恢復原信號，但該定理針對的是帶限信號，與現(xiàn)實中的信號不符。我們一般的數(shù)字信號頻譜是無限寬的，要捕獲高速信號，就不能讓其高頻分量有太多失真。理論上 5 倍于信號帶寬的示波器捕獲的信號比原信號損失不到 3%，如果要求損失更寬松，可以選擇更低端的示波器，用到 3 倍于信號帶寬的示波器應該能滿足大多數(shù)要求，但不要忘了探頭的帶寬。