該聲音采集系統(tǒng)旨在通過采集聲音信號來檢測器械的裂紋、密合度等情況。其主要設計思路是將 DSP 高速處理數(shù)字信號的能力與 USB 高速傳輸數(shù)據(jù)的能力相結合，服務于工業(yè)生產(chǎn)。系統(tǒng)選用 TI 公司的 TMS320VC5402 作為該 PCB 的 CPU，Philips 公司的 PDIUSBD12 作為接口芯片，采用 USB1.1 協(xié)議實現(xiàn) DSP 與電腦的通信。
系統(tǒng)主要包含以下幾個基本環(huán)節(jié)：
- 電平轉換電路：將 5V 電源轉換為 3.3V 與 1.8V，分別為 DSP 芯片的片上外設以及 CPU 供電。
- AD 信號轉換電路：把傳感器接收到的模擬信號轉換為數(shù)字信號，供 DSP 進行處理。
- 信號的存儲電路：儲存 DSP 處理后的信號。
- 信號傳輸電路：將經(jīng)過處理的信號上傳至電腦。
- 仿真電路：用于測試 DSP 芯片。
- 電平轉換電路
- 由于 TMS320VC5402（以下簡稱 5402）的核電壓與片上外設電壓不同，且電源無法直接提供所需電壓，所以電平轉換電路至關重要。該電路使用 TI 公司的 TPS767D301 電源芯片，它能分別輸出不同電壓，可輸出 3.3V 和介于 1.5 - 5.5V 之間的某一調整后的電壓。在此設計中，將輸出設定為 3.3V 和 1.8V，與 5402 匹配。在 1OUT 的輸出部分，根據(jù)公式 Vo = Vref×(1 + R1/R2)，在 D301 中 Vredf = 1.1834V，所以 Vo = 1.1834V×(1 + 15.8/30.1) = 1.8V。
- 電平轉換電路為各個元器件提供了適合其工作的電壓條件，是整個電路正常運行的動力保障。
- AD 轉換電路
- 本設計選用 TI 公司的 TLC320AD50C 作為 AD 轉換芯片。該芯片采用 ΣΔ 技術，將抽樣濾波器放置于 ADC 后，差值濾波器放置在 DAC 前，使系統(tǒng)可同時進行接收、發(fā)送任務。它能實現(xiàn)高采樣率（最高可達 22.5kb/s）的 AD/DA 轉換，通過 2 個 16 位的同步串行轉換通道實現(xiàn)，可直接和 DSP 連接進行通信。TLC320AD50C 中的可選項和電路配置可通過串行口進行編程，能對掉電、復位、信號采樣率、串行時鐘率、增益控制、通信協(xié)議、測試模式等進行編程和電路配置。
- 片外復位電路提供上電復位，晶振電路提供 10MHz 的主時鐘頻率，數(shù)據(jù)采樣頻率和其他時鐘信號均由此頻率分配。5402 與 AD50C 之間采用主串行通信格式進行通信，即接收和發(fā)送轉換信號。
- 信號存儲電路
- 系統(tǒng)采用 SST 公司的 FLASH 存儲器 SST39VF400A 來存儲采集到的聲音信號。該器件存儲容量為 4MB，采用 3.3V 單電源供電，通過特殊的命令字序列可實現(xiàn)對各個子模塊的讀寫和擦除，無需額外提供高電壓。DSP 通過外部存儲器接口（EMIF）訪問片外存儲器，它具有很強的接口能力和很高的數(shù)據(jù)吞吐能力。5402 與 SST39VF400 的接口電路主要通過 DSP 的相關輸出管腳來控制 FLASH 的擦除和讀寫。
- 聲音信號經(jīng)過 AD 轉換器后傳輸給 DSP，由 DSP 的 PS 和 DS 引腳通過邏輯開關分別控制 flash 和 sram 的使能端，由 DSP 的 R\W 和 MSTRB 控制位通過邏輯電路分別控制讀和寫。本設計中 SRAM 使用的是 GS1117：64K×16 的 1MB 異步靜態(tài)隨機存儲器，它由高速的互補性金屬氧化物半導體晶體管（CMOS）組成，不需要外部時鐘或時間頻閃觀測器，3.3V 的操作電壓，所有輸入輸出均兼容晶體管邏輯電路（TTL），快速通道時間小于 15ns，操作電流小于 100mA。
- USB 接口電路
- PDIUSBD12 是一款帶并行總線的 USB 接口器件，符合通用串行總線 USB 1.1 版規(guī)范。它集成了 SIE、FIFO、存儲器收發(fā)器以及電壓調整器等，可與任何外部微控制器或微處理器實現(xiàn)高速并行接口，數(shù)據(jù)傳輸速率在批量模式和同步模式下均可達到 1M 字節(jié) / 秒，在其他模式下可達 2M 字節(jié) / 秒?？赏ㄟ^軟件控制與 USB 的連接，采用 GoodLink 技術的連接指示器，在通訊時使 LED 閃爍，具有可編程的時鐘頻率輸出，內部上電復位和低電壓復位電路，為雙電源操作，在 3.3±0.3V 或擴展的 5V 電源下均可使用，可實現(xiàn)多中斷模式的批量和同步傳輸。
- JTAG 仿真電路
- JTAG（Joint Test Action Group）是用來調試 DSP 的仿真部分，其連接部分要和仿真器上的引腳一致。TI 公司的 DSP5000 系列專門預留有 14 個 JTAG 管腳，其中 4、8、10、12 引腳均接地，6 引腳懸空，5 接高平電壓 3.3V，所有的仿真引腳均使用 IEEE1149.1 標準。其余引腳含義如下：
- TMS：輸入引腳，用于選擇測試方式。
- TRST：輸入引腳，實現(xiàn)測試復位。
- TDI：輸入引腳，進行測試數(shù)據(jù)輸入。
- TDO：輸出引腳，在 TCK 的下降沿時輸出數(shù)據(jù)，其余時間呈高阻態(tài)。
- TCK_RET：輸入引腳，當板子與仿真器的連接電纜不小于 6 英寸時，接法與 TCK 相同，大于 6 英寸時，需另加驅動。
- TCK：輸入引腳，作為測試時鐘，一般為占空比為 50% 的固有時鐘信號。
- EMU0：仿真中斷引腳 0，可用作輸入或輸出。
- EMU1：仿真中斷引腳 1，可用作輸入或輸出，當 TRST 為低電平、EMU0 為高電平時，EMU1 為低電平，所有輸出禁止。
通過這個聲音采集系統(tǒng)，能夠將無形的聲音信號轉化為圖形進行處理，方便觀察其波形特點，應用于研究、工業(yè)生產(chǎn)等領域。在設計其他的 DSP 應用系統(tǒng)接口電路時，需要根據(jù)具體情況綜合考慮性能指標、器件選取、外圍電路設計等方面，仔細選取器件，精心合理布局，才能達到理想的設計效果。
0次
