電子系統(tǒng)超小型化的一個關鍵挑戰(zhàn)是電源管理。任何電氣工程師都知道，當整個系統(tǒng)尺寸縮小時，可用于能量存儲和能量轉換的面積也會隨之縮小。這種情況正在許多市場增長的應用中發(fā)生，例如植入式醫(yī)療設備、物聯(lián)網電子產品和可穿戴電子產品。雖然電子產品的尺寸不斷擴大，但存儲能量所需的電池和電容器卻跟不上。結果是，能量存儲和電源管理所需的面積常常主導最終產品的整體外形尺寸。
　　由于這些面積限制，能量必須以有效的形式存儲。通常，最有效的形式具有更高的潛力并且具有顯著的噪聲成分。然后需要使用穩(wěn)壓器（例如 LDO）將該電源電壓調節(jié)至系統(tǒng)運行的水平。
　　低功耗 LDO 設計的一個關鍵品質因數(shù)是電流效率。電流效率定義為 I負載 與 I總之比。該比率是從電源汲取并傳遞給負載的總功率的百分比。對于高功率應用，該數(shù)字通常超過 99%。然而，這在低功耗設計中是非常不同的。例如，如果總負載電流為 10uA，則 LDO 中每增加 1uA 靜態(tài)電流就會導致電流效率下降 10%。在功率已經受限的系統(tǒng)中，這種效率損失可能是災難性的。因此，最大限度降低總體 LDO 靜態(tài)電流的設計方法至關重要。正確設計的 LDO 將保持整體系統(tǒng)效率和較長的電池壽命，從而最大限度地減少對大型儲能元件的需求。
　　LDO 設計簡短概述　　圖 1 顯示了采用 NMOS 傳輸晶體管的 LDO 框圖?？紤]未穩(wěn)壓電源電壓 (V sply ) 遠大于穩(wěn)壓輸出電壓 (V reg ) 的應用。在這里，簡單的 NMOS 傳輸晶體管架構通常是最佳選擇。

　　圖1
　　該架構具有許多理想的特性，其中兩個是微不足道的頻率補償和較小的 FET 面積。 FET 面積較小是因為 NMOS FET（電子）中的電荷載流子遷移率高于 PMOS FET（空穴）。頻率補償之所以容易進行是因為主極點位于 NMOS 傳輸晶體管的柵極而不是輸出節(jié)點。
　　LDO 通常是兩極點系統(tǒng)，某些架構包括零極點和/或額外的高頻極點。圖 1 所示的 NMOS LDO 是一個簡單的兩極系統(tǒng)。因此，通過將極點 P1 的頻率設置為比極點 P2 低十倍以上，可以實現(xiàn)穩(wěn)定性。只要 P1 和 P2 這兩個極點很好地分離，該 LDO 就會保持閉環(huán)穩(wěn)定。這是假設誤差放大器是一個簡單的 OTA，在輸出節(jié)點有一個主極點。一旦確定了輸出電容器大小 (C out )（由高頻負載瞬態(tài)要求設置，例如數(shù)字邏輯開關），即可計算極點 P1。 P1 由誤差放大器輸出阻抗 (r o ) 和補償電容器 (C c )的乘積設置。通過增加 r o， 我們能夠同時實現(xiàn)低 P1 頻率和高環(huán)路增益，這都是非常理想的特性。
　　重要的是要記住，在 OTA 設計中，高輸出阻抗不會消耗額外的電流，而只會消耗額外的面積。這使得 OTA 以及相應的 LDO 靜態(tài)電流成為單位增益帶寬所需的最小值。這是一項特定于應用的要求，為傳統(tǒng) LDO 架構中的靜態(tài)電流設定了基線。在許多應用中，只需 100nA 至 200nA 的靜態(tài)電流就足夠了。這導致電流效率大于 98%。值得注意的是，轉換速率增強型 LDO 能夠低于該最小電流，但在尺寸和復雜性方面成本高昂。
　　因此，在 NMOS LDO 中，穩(wěn)定性和低靜態(tài)電流是齊頭并進的。但沒有什么是免費的。 NMOS LDO 有一個很大的缺點。最小電源電壓（或開銷電壓）為 V gs(MN) + V sat(MN) + V reg ，約等于 2V sat(MN) + V th + V reg。即使使用本機閾值 NMOS 晶體管 (V th = ~0V)，這也是使用 PMOS 傳輸晶體管的開銷電壓的兩倍。這是阻礙 NMOS LDO 在許多應用中使用的主要缺點。還值得注意的是，通常不建議使用本機閾值 NMOS 傳輸晶體管。這是因為跨工藝角這些器件很難完全關閉，導致 V reg 漂移。