由于 GaN 的高開關(guān)速度而導(dǎo)致的寄生電感　　在比老化功率 MOSFET 更高的頻率下使用 GaN，使功率轉(zhuǎn)換電路中寄生電感的退化效應(yīng)成為焦點(diǎn) [1]。這種電感阻礙了 GaN 超快速開關(guān)能力的全部優(yōu)勢，減少了 EMI 的產(chǎn)生。對于大約 80% 的功率轉(zhuǎn)換器中使用的半橋配置，寄生電感的兩個主要來源是;（1） 由兩個功率開關(guān)器件與高頻母線電容器形成的高頻功率環(huán)路，以及 （2） 由柵極驅(qū)動器、功率器件和高頻柵極驅(qū)動電容器形成的柵極驅(qū)動回路。共源極電感 （CSI） 由柵極環(huán)路和功率環(huán)路共用的環(huán)路電感部分定義。它由圖 1 中的箭頭表示。

　　半橋功率級原理圖，顯示功率和柵極驅(qū)動環(huán)路，公共源極電感以虛線圓圈顯示
　　圖 1：半橋功率級示意圖，顯示功率和柵極驅(qū)動回路，公共源極電感以虛線圓圈顯示
　　最小化寄生電感
　　在考慮高速功率器件的布局時，最小化所有寄生電感至關(guān)重要。不可能平等地減少電感的所有分量，因此，必須按重要性順序解決它們，從共源極電感開始，然后是功率回路電感，最后是柵極回路電感。
　　對于高壓 PQFN（功率四方扁平無引線）MOSFET 封裝，需要一個單獨(dú)的柵極返回源極引腳是眾所周知的，高壓 GaN PQFN 結(jié)構(gòu)也實(shí)現(xiàn)了這種引腳 [2,3]。當(dāng)這些單獨(dú)的引腳可用時，柵極驅(qū)動回路和電源回路在封裝內(nèi)是分開的，必須格外小心它們的外部連接方式。
　　共源極電感的降低是以犧牲被推到柵極環(huán)路之外的外部源極電感為代價的。一旦去除公共源極電感，這種外部電感會導(dǎo)致接地反彈增加，因?yàn)槠骷乃俣葧岣?[4]。
　　增強(qiáng)型 GaN 晶體管采用晶圓級芯片級封裝 （WLCSP），端子采用基板柵格陣列 （LGA） 或球柵陣列 （BGA） 格式。其中一些器件不提供單獨(dú)的柵極返回源極引腳，而是提供許多非常低的電感連接，如圖 2 所示。這些封裝的總封裝電感通常小于 100 pH 值。這大大減少了電感的所有元件，從而減少了所有與電感相關(guān)的問題。這些 LGA 和 BGA 封裝可以像提供專用柵極返回引腳或柵條的封裝一樣處理，方法是將最靠近柵極的源焊盤分配為柵極環(huán)路和電源環(huán)路的“星形”連接點(diǎn)。然后，通過讓電流沿相反或正交方向流動來分離柵極和功率環(huán)路的布局，如圖 2 所示?！　GA （a） 和 BGA （b） 格式的 GaN 晶體管，顯示器件電流的方向，使共源電感最小

　　圖 2：LGA （a） 和 BGA （b） 格式的 GaN 晶體管，顯示了使共源電感最小化的器件電流方向
　　雖然最小化構(gòu)成環(huán)路的各個元件（即電容器 ESL、器件引線電感和 PCB 互連電感）的電感很重要，但設(shè)計人員還必須專注于最小化總環(huán)路電感。由于環(huán)路的電感由內(nèi)部存儲的磁能決定，因此可以通過利用相鄰導(dǎo)體之間的耦合來感應(yīng)磁場自抵消，從而進(jìn)一步降低整體環(huán)路電感?！　⊥ㄟ^將漏極和源極交錯在器件的一側(cè)，會產(chǎn)生許多電流相反的小回路，這些回路將通過磁場自抵消來降低總電感。這不僅適用于圖 3（a） 所示的 PCB 走線，也適用于圖 3（b） 所示的垂直焊接連接和層間連接通孔。隨著多個小磁場抵消環(huán)的形成，總磁能和電感顯著降低 [5]。

　　安裝在 PCB 上的 LGA GaN 晶體管，顯示交流電流 （a） 俯視圖 （b） 側(cè)視圖
　　圖 3：安裝在 PCB 上的 LGA GaN 晶體管，顯示交流電流 （a） 頂視圖 （b） 側(cè)視圖
　　通過將器件兩側(cè)的漏極電流和源電流從中心線引出并復(fù)制磁場抵消效應(yīng)，可以進(jìn)一步降低部分環(huán)路電感。其工作原理是減少每個導(dǎo)體中的電流，從而進(jìn)一步減少存儲的能量，并且較短的電流路徑會產(chǎn)生較低的電感。
　　傳統(tǒng)功率環(huán)路設(shè)計
　　為了了解如何在實(shí)際布局中實(shí)現(xiàn)功率環(huán)路電感最小化，提出了兩種傳統(tǒng)的功率環(huán)路方法進(jìn)行比較。這兩種方法將分別稱為 “橫向” 和 “垂直”。
　　橫向電源回路設(shè)計　　橫向布局將輸入電容器和器件放置在 PCB 的同一側(cè)，以最大限度地減少高頻電源環(huán)路的面積。此設(shè)計的高頻環(huán)路包含在 PCB 的同一側(cè)，被視為橫向電源環(huán)路，因?yàn)殡娫喘h(huán)路在單個 PCB 層上橫向流動。圖 4 顯示了使用 LGA 晶體管設(shè)計的橫向布局示例。此圖中突出顯示了高頻 loop。

　　基于 LGA GaN 晶體管的轉(zhuǎn)換器的傳統(tǒng)橫向功率環(huán)路：（a） 頂視圖 （b） 側(cè)視圖
　　圖 4：基于 LGA GaN 晶體管的轉(zhuǎn)換器的傳統(tǒng)橫向電源環(huán)路：（a） 頂視圖 （b） 側(cè)視圖
　　雖然最小化環(huán)路的物理尺寸對于降低寄生電感很重要，但內(nèi)層的設(shè)計也至關(guān)重要。對于橫向電源環(huán)路設(shè)計，第一個內(nèi)層用作“屏蔽層”。該層在屏蔽內(nèi)部電路免受高頻功率環(huán)路產(chǎn)生的磁場的影響方面起著關(guān)鍵作用。電源環(huán)路產(chǎn)生一個磁場，在屏蔽層中感應(yīng)出電流，該電流沿與電源環(huán)路相反的方向流動。屏蔽層中的電流產(chǎn)生磁場以抵消原始電源回路的磁場。最終結(jié)果是磁場的抵消，轉(zhuǎn)化為寄生功率環(huán)路電感的降低。
　　在功率環(huán)路附近有一個完整的屏蔽層，可為橫向布局產(chǎn)生最低的功率環(huán)路電感。這種方法在很大程度上取決于從電源回路到第一內(nèi)層中包含的屏蔽層的距離 [6]。只要頂部兩層非常接近，高頻環(huán)路電感對電路板總厚度的依賴性就很小。
　　垂直電源回路設(shè)計　　第二種傳統(tǒng)布局如圖 5 所示，將輸入電容和晶體管放在 PCB 的相對兩側(cè)，電容位于器件正下方，以最大限度地減小物理環(huán)路尺寸。這稱為垂直電源回路，因?yàn)榛芈肥褂眠^孔通過 PCB 垂直連接。圖 5 的 LGA 晶體管設(shè)計突出顯示了垂直功率環(huán)路。

　　基于 LGA 晶體管的轉(zhuǎn)換器的傳統(tǒng)垂直電源回路：（a） 頂視圖 （b） 底視圖 （c） 側(cè)視圖
　　圖 5：基于 LGA 晶體管的轉(zhuǎn)換器的傳統(tǒng)垂直電源回路：（a） 頂視圖 （b） 底視圖 （c） 側(cè)視圖
　　對于此設(shè)計，由于其垂直結(jié)構(gòu)，沒有屏蔽層。垂直功率環(huán)路使用磁場自抵消方法（電流沿相反方向流動）來降低電感，而不是使用屏蔽層。
　　對于 PCB 布局，板厚通常比板頂部和底部走線的水平長度細(xì)得多。隨著電路板厚度的減小，與橫向電源環(huán)路相比，環(huán)路的面積顯著縮小，并且頂層和底層沿相反方向流動的電流開始提供磁場自抵消。為了使垂直電源回路最有效，必須盡量減少電路板厚度。
　　圖 6 顯示了一種改進(jìn)的布局技術(shù)，該技術(shù)具有減小環(huán)路尺寸、具有磁場自抵消、電感與電路板厚度無關(guān)、單面元件 PCB 設(shè)計以及為多層結(jié)構(gòu)提供高效率等優(yōu)點(diǎn)。該設(shè)計利用圖 6（b） 所示的第一內(nèi)層作為功率環(huán)路返回路徑。該返回路徑位于頂層電源環(huán)路的正下方，如圖 6（a） 所示。這種定位實(shí)現(xiàn)了最小的物理環(huán)路面積和磁場自抵消。側(cè)視圖如圖 6（c） 所示，說明了在多層 PCB 結(jié)構(gòu)中創(chuàng)建薄型磁場自抵消回路的概念。　　基于 LGA 晶體管的轉(zhuǎn)換器的最佳功率環(huán)路：（a） 頂視圖 （b） 內(nèi)層 1 的頂視圖 （c） 側(cè)視圖

　　圖 6：基于 LGA 晶體管的轉(zhuǎn)換器的最佳功率環(huán)路：（a） 頂視圖 （b） 內(nèi)層 1 的頂視圖 （c） 側(cè)視圖
　　這種改進(jìn)的布局將輸入電容器放置在靠近頂部器件的位置，正輸入電壓端子位于頂部晶體管的漏極連接旁邊。GaN 器件位于橫向和垂直功率環(huán)路外殼的布置中。交錯式電感節(jié)點(diǎn)和接地通孔在同步整流器晶體管的底部重復(fù)。
　　這些交錯過孔具有三個優(yōu)點(diǎn)： ? 通孔與反向流動的電流交錯減少了磁能存儲，并有助于產(chǎn)生磁場抵消。這減少了渦流和鄰近效應(yīng)，從而降低了交流傳導(dǎo)損耗。? 位于下部晶體管下方的通孔可降低晶體管續(xù)流期間的電阻和伴隨的導(dǎo)通損耗。? 通孔降低了熱擴(kuò)散電阻，從而提高了效率和功率處理能力。
　　表 1 比較了傳統(tǒng)設(shè)計和最優(yōu)設(shè)計的特性。橫向回路 垂直回路 最佳回路 單面PCB能力 是 否 是 磁場自抵消 否 是 電感與電路板厚度無關(guān) 是 否 是否需要屏蔽層 是 否 否 表1：傳統(tǒng)和最佳功率回路設(shè)計的特性
　　集成對寄生參數(shù)的影響
　　為了進(jìn)一步降低基于 GaN 晶體管的設(shè)計的寄生電感，可以使用單片 GaN 功率級集成電路 [7]。在圖 7 中，顯示了單片功率級 GaN IC 的框圖和實(shí)際芯片照片。將這種單片集成電路（如圖 8 所示）的實(shí)驗(yàn)測量效率與使用具有相同導(dǎo)通電阻的 eGaN? 晶體管的分立電路進(jìn)行了比較，并由 uPI Semiconductor uP1966 Si 半橋驅(qū)動器 IC [7] 在最佳布局中驅(qū)動。GaN IC 中降低功率環(huán)路和柵極環(huán)路電感的優(yōu)勢變得顯而易見，因?yàn)樵跇?biāo)準(zhǔn)降壓轉(zhuǎn)換器中，在 1 MHz 時，集成的整體效率增益非常明顯。　　單片功率級框圖 （a） 和芯片照片 （b）

　　圖 7：單片功率級框圖 （a） 和芯片照片 （b）　　在 48 V – 12 V 降壓轉(zhuǎn)換器中，在 1 MHz（實(shí)線）和 2.5 MHz（虛線）下，單片 GaN 功率級（綠色）和外部驅(qū)動的等效分立 GaN 晶體管（藍(lán)色）解決方案之間的效率比較。黑色“X”是 1 MHz 時報告的最佳 MOSFET 性能。

　　圖 8：在 1 MHz（實(shí)線）和 2.5 MHz（虛線）下，48 V – 12 V 降壓轉(zhuǎn)換器中單片 GaN 功率級（綠色）和外部驅(qū)動的等效分立 GaN 晶體管（藍(lán)色）解決方案的效率比較。黑色“X”是 1 MHz 時報告的最佳 MOSFET 性能。
　　總結(jié)
　　高效的電路布局將最大限度地減少 PCB 面積，減少由于受寄生電感限制的較慢開關(guān)速度而導(dǎo)致的浪費(fèi)性功率耗散，并通過減少電壓過沖來提高系統(tǒng)可靠性。討論了使用 GaN 晶體管時很重要的布局寄生效應(yīng);即共源電感、高頻功率環(huán)路電感和柵極環(huán)路電感。