用 Multisim 7 分析時(shí)序邏輯電路

出處：維庫(kù)電子市場(chǎng)網(wǎng) 發(fā)布于：2024-02-20 15:34:00 | 1051 次閱讀

　　用Multisim 7 可以分析組合邏輯電路，得到給定邏輯電路的邏輯函數(shù)式，并且可以方便地將它化為最簡(jiǎn)單的與或形式。Multisim 7同樣可以用于分析時(shí)序邏輯電路。下面我們就通過(guò)一個(gè)實(shí)例說(shuō)明如何具體使用Multisim 7 分析時(shí)序邏輯電路?！　　纠?.6.1】分析圖6.6.1所示的計(jì)數(shù)器電路，求電路的時(shí)序圖，說(shuō)明這是幾進(jìn)制計(jì)數(shù)器。

QD進(jìn)位QD輸出QDQD易歷史EPVαCETR計(jì)數(shù)LDCLK輸入圖6.6.1 例6.6.1 的時(shí)序邏輯電路解: 在 Multisim 7 中選用TTL 器件庫(kù)中的74LS160、反相器7404 以及與非門(mén)7420 構(gòu)成圖6.6.1 中的電路,并接入信號(hào)發(fā)生器XFG1 和邏輯分析儀 XLA1,如圖6.6.2所示①。圖6.6.2中的QA,QB,Qc,Q0與圖6.6.1中的、Q,Q、Q,Q對(duì)應(yīng)。

　　利用 Multisim 7 中的邏輯分析儀對(duì)計(jì)數(shù)器的時(shí)鐘波形和輸出波形進(jìn)行觀測(cè)，得圖6.6.3 所示的波形圖。分析波形圖可見(jiàn)，每5個(gè)時(shí)鐘周期輸出波形就重復(fù)一遍，在7420的輸出端產(chǎn)生一個(gè)輸出進(jìn)位脈沖。因此，這是一個(gè)五進(jìn)制計(jì)數(shù)器。

　　從邏輯分析儀給出的、Qv,Qc,Q5、Q4的波形圖，還可以畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖,如圖6.6.4所示。

　　圖6.6.1 中的計(jì)數(shù)器采用了同步預(yù)置數(shù)的工作方式，當(dāng)計(jì)數(shù)器處于QvQcDBQA=0100時(shí),用 7404 和 7420 譯出LD′=0的信號(hào)，將DDDD=0000 的信號(hào)預(yù)置入計(jì)數(shù)器，作為計(jì)數(shù)循環(huán)的初始狀態(tài)。由此分析可得，該計(jì)數(shù)器是五進(jìn)制計(jì)數(shù)器。因此，用Multisim 7 得到的仿真結(jié)果與理論分析結(jié)果完全吻合。

0次

上一篇：基本 LC 振蕩器儲(chǔ)能電路

下一篇：MOS管的基本開(kāi)關(guān)電路

版權(quán)與免責(zé)聲明

凡本網(wǎng)注明“出處：維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品，版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng)，轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng)，http://www.hbjingang.com，違反者本網(wǎng)將追究相關(guān)法律責(zé)任。

本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性，不承擔(dān)此類(lèi)作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí)，必須保留本網(wǎng)注明的作品出處，并自負(fù)版權(quán)等法律責(zé)任。

如涉及作品內(nèi)容、版權(quán)等問(wèn)題，請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。

相關(guān)電路圖