數(shù)字邏輯門電壓

    其中開關(guān)的斷開或閉合產(chǎn)生邏輯電平“1”或邏輯電平“0”，電阻器R被稱為“上拉”電阻器。
    數(shù)字邏輯噪聲
    然而，在這些定義的高值和低值之間存在著通常所說的“無人區(qū)”（上面的藍(lán)色區(qū)域），如果我們?cè)谶@個(gè)無人區(qū)范圍內(nèi)施加一個(gè)值的信號(hào)電壓，我們不知道是否邏輯門將對(duì)其響應(yīng)為電平“0”或電平“1”，并且輸出將變得不可預(yù)測(cè)。
    噪聲是指因外部干擾（例如來自附近的開關(guān)、電源波動(dòng)或來自拾取雜散電磁輻射的電線和其他導(dǎo)體）而在電子電路中感應(yīng)出的隨機(jī)且不需要的電壓的名稱。那么為了使邏輯門不受噪聲的影響，必須具有一定的噪聲容限或抗噪聲能力。
    數(shù)字邏輯門噪聲抗擾度
    數(shù)字邏輯門抗噪聲能力
    在上面的示例中，噪聲信號(hào)疊加到 Vcc 電源電壓上，只要它保持在最低電平 (V ON(min) ) 之上，邏輯門的輸入和相應(yīng)輸出就不會(huì)受到影響。但是，當(dāng)噪聲電平變得足夠大并且噪聲尖峰導(dǎo)致高電壓電平降至該最小電平以下時(shí)，邏輯門可能將該尖峰解釋為低電平輸入并相應(yīng)地切換輸出，從而產(chǎn)生錯(cuò)誤的輸出切換。然后，為了使邏輯門不受噪聲影響，它必須能夠在其輸入上容忍一定量的不需要的噪聲，而不改變其輸出的狀態(tài)。
    簡(jiǎn)單的基本數(shù)字邏輯門    簡(jiǎn)單的數(shù)字邏輯門可以通過將晶體管、二極管和電阻器組合起來制成，下面給出了二極管-電阻器邏輯 (DRL)與門和二極管-晶體管邏輯 (DTL)與非門的簡(jiǎn)單示例。

    二極管電阻電路二極管-晶體管電路
    二極管電阻邏輯
    2 輸入與門
    二極管晶體管邏輯
    2 輸入與非門
    通過添加單個(gè)晶體管反相 ( NOT ) 級(jí)，可以將簡(jiǎn)單的 2 輸入二極管電阻與門轉(zhuǎn)換為與非門。使用諸如二極管、電阻器和晶體管之類的分立元件來制造數(shù)字邏輯門電路并沒有在實(shí)際的商用邏輯IC中使用，因?yàn)檫@些電路會(huì)遭受傳播延遲或門延遲以及由于上拉電阻器而導(dǎo)致的功率損耗。
    二極管電阻器邏輯的另一個(gè)缺點(diǎn)是沒有“扇出”設(shè)施，即單個(gè)輸出驅(qū)動(dòng)下一級(jí)的多個(gè)輸入的能力。此外，這種類型的設(shè)計(jì)不會(huì)完全“關(guān)閉”，因?yàn)檫壿嫛?”會(huì)產(chǎn)生 0.6v 的輸出電壓（二極管壓降），因此使用以下 TTL 和 CMOS 電路設(shè)計(jì)來代替。