這將為我們提供模擬輸入所有四個(gè)可能值的 2 位輸出代碼：
    2 位 A/D 轉(zhuǎn)換器輸出
       其中：“X”是“無關(guān)”，即邏輯“0”或邏輯“1”條件。
    那么這個(gè)模數(shù)轉(zhuǎn)換器是如何工作的呢？為了使 A/D 轉(zhuǎn)換器發(fā)揮作用，它必須產(chǎn)生模擬輸入信號(hào)的有意義的數(shù)字表示。在這個(gè)簡(jiǎn)單的 2 位 ADC 示例中，為簡(jiǎn)單起見，我們假設(shè)輸入電壓 V IN介于 0 到 4 伏之間，因此設(shè)置 V REF和電阻分壓器網(wǎng)絡(luò)以在每個(gè)電阻器上降低 1 伏。
    當(dāng) V IN介于 0 和 1 V 之間時(shí)，(<1V) 所有三個(gè)比較器上的輸入都將小于參考電壓，因此它們的輸出將為低電平，編碼器將在引腳 Q 0 上輸出二進(jìn)制零 (00)條件和問題1。當(dāng)V IN增加并超過1伏但小于2伏時(shí)，(1V<V IN <2V)比較器U1（其參考電壓輸入設(shè)置為1伏）將檢測(cè)該電壓差并產(chǎn)生高輸出。用作4至2位編碼的優(yōu)先級(jí)編碼器檢測(cè)D 1處輸入的變化并產(chǎn)生二進(jìn)制輸出“1”(01)。
    請(qǐng)注意，優(yōu)先級(jí)編碼器（例如 TTL 74LS148）會(huì)為每個(gè)單獨(dú)的輸入分配優(yōu)先級(jí)。優(yōu)先級(jí)編碼器輸出對(duì)應(yīng)于具有最高優(yōu)先級(jí)的當(dāng)前活動(dòng)輸入。因此，當(dāng)存在具有較高優(yōu)先級(jí)的輸入（D 1與 D 0相比）時(shí)，所有其他具有較低優(yōu)先級(jí)的輸入將被忽略。因此，如果同時(shí)有兩個(gè)或多個(gè)輸入處于邏輯電平“1”，則D 0和D 1上的實(shí)際輸出代碼將僅對(duì)應(yīng)于具有最高指定優(yōu)先級(jí)的輸入。
    因此，現(xiàn)在當(dāng) V IN增加到下一個(gè)參考電壓電平 2 伏以上時(shí)，比較器 U2 會(huì)檢測(cè)到變化并產(chǎn)生高輸出。但由于輸入 D 2 的優(yōu)先級(jí)高于輸入 D 0或 D 1，因此優(yōu)先級(jí)編碼器輸出二進(jìn)制“2”(10)代碼，依此類推，當(dāng) V IN超過 3 伏時(shí)，產(chǎn)生二進(jìn)制代碼輸出“3”( 11）。顯然，當(dāng) V IN在每個(gè)參考電壓電平之間減小或變化時(shí)，每個(gè)比較器都會(huì)向編碼器輸出高電平或低電平條件，編碼器進(jìn)而產(chǎn)生相對(duì)于 V IN 的 00 和 11 之間的 2 位二進(jìn)制代碼。
    這一切都很好，但優(yōu)先級(jí)編碼器不能用作 4 至 2 位設(shè)備，如果我們使用市售的編碼器，例如 TTL 74LS148 或其 CMOS 4532 等效產(chǎn)品，它們都是 8 位設(shè)備，則 6的二進(jìn)制位將不會(huì)被使用。但是，可以使用數(shù)字異或門和信號(hào)二極管矩陣來制作簡(jiǎn)單的編碼器電路，如圖所示。
    使用二極管的 2 位 ADC
       這里，比較器的輸出在饋送到二極管之前使用異或門進(jìn)行編碼。兩個(gè)外部下拉電阻器用于其輸出和接地 (0V)，以確保低電平條件并在二極管反向偏置時(shí)阻止輸出浮動(dòng)。
    與前一電路一樣，根據(jù) V IN的值確定哪個(gè)比較器向異或門產(chǎn)生輸出信號(hào)高電平（或低電平），如果一個(gè)輸入或另一個(gè)輸入為高電平（但不是兩者都為高電平），則產(chǎn)生高輸出， （布爾表達(dá)式為 Q = A .B + A. B）。這些異或門也可以使用組合邏輯“與-或-與非”門來構(gòu)造。
    4 至 2 轉(zhuǎn)換器的兩種設(shè)計(jì)的問題在于，這個(gè)簡(jiǎn)單的 2 位 A/D 轉(zhuǎn)換器的分辨率為 1 伏，因?yàn)檎缥覀兯?，V IN處的模擬輸入電壓必須在命令編碼器更改其輸出代碼。提高輸出分辨率的一種方法是使用更多比較器將其增加到 3 位 A/D 轉(zhuǎn)換器。