基于用ADC0804設計的A/D電路
出處:gtw 發(fā)布于:2011-08-24 20:09:16 | 9098 次閱讀
ADC0804引腳功能及應用特性如下:
CS 、RD 、WR (引腳1、2、3):是數字控制輸入端,滿足標準TTL 邏輯電平。其中CS 和WR 用來控制A/D 轉換的啟動信號。CS 、RD 用來讀A/D 轉換的結果,當它們同時為低電平時,輸出數據鎖存器DB0~DB7 各端上出8 位并行二進制數碼。CLKI(引腳4)和CLKR(引腳19):ADC0801~0805 片內有時鐘電路,只要在外部CLKI”和“CLKR”兩端外接一對電阻電容即可產生A/D 轉換所要求的時鐘,其振蕩頻率為fCLK≈1/1.1RC。其典型應用參數為:R=10KΩ,C=150PF,fCLK≈640KHZ,轉換速度為100μs。若采用外部時鐘,則外部fCLK 可從CLKI 端送入,此時不接R、C。允許的時鐘頻率范圍為100KHZ~1460KHZ。INTR (引腳5): INTR 是轉換結束信號輸出端,輸出跳轉為低電平表示本次轉換已經完成,可作為微處理器的中斷或查詢信號。如果將CS 和WR 端與INTR 端相連,則ADC0804 就處于自動循環(huán)轉換狀態(tài)。CS =0 時,允許進行A/D 轉換。WR 由低跳高時A/D 轉換開始,8 位逐次比較需8×8=64 個時鐘周期,再加上控制邏輯操作,轉換需要66~73 個時鐘周期。在典型應用fCLK=640KHZ 時,轉換時間約為103μs~114μs。當fCLK 超過640KHZ,轉換下降,超過極限值1460KHZ 時便不能正常工作。
上一篇:采用晶體管制作上電延時繼電器
版權與免責聲明
凡本網注明“出處:維庫電子市場網”的所有作品,版權均屬于維庫電子市場網,轉載請必須注明維庫電子市場網,http://www.hbjingang.com,違反者本網將追究相關法律責任。
本網轉載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網贊同其觀點或證實其內容的真實性,不承擔此類作品侵權行為的直接責任及連帶責任。其他媒體、網站或個人從本網轉載時,必須保留本網注明的作品出處,并自負版權等法律責任。
如涉及作品內容、版權等問題,請在作品發(fā)表之日起一周內與本網聯系,否則視為放棄相關權利。














