數據鎖存電路圖
出處：gaoxj 發(fā)布于：2011-03-16 00:00:00 | 7553 次閱讀
如圖所示是由四2輸入端與門CD4081、四R－S鎖存觸發(fā)器CD4043和六反相緩沖器／變換器CD4049構成的數據鎖存電路，該電路主要用計算機中總線數據的傳輸和鎖存。
數據鎖存電路
從圖中我們看到該電路是一個相對容易理解的電路。CD4081的A端為讀入數據輸入端，而B端共同作為選通端ST。當ST為高電平時，數據就可以送至CD4043的S端，而CD4043的R端連接一起作為復位端。當R為高電平時，其復零。CD4043的ENABLE端用作三態(tài)功能控制，控制數據的輸出。
DIS為“1”時，ST為“1”，有下述關系：
Q＝ST×DIS×A
當ST為“0”時，數據鎖存。
每當接收新的數據時，使CD4043復位端R置為高電平，數據鎖存。以上就實現了總線數據鎖存功能。
0次
版權與免責聲明
凡本網注明“出處：維庫電子市場網”的所有作品，版權均屬于維庫電子市場網，轉載請必須注明維庫電子市場網，http://www.hbjingang.com，違反者本網將追究相關法律責任。
本網轉載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網贊同其觀點或證實其內容的真實性，不承擔此類作品侵權行為的直接責任及連帶責任。其他媒體、網站或個人從本網轉載時，必須保留本網注明的作品出處，并自負版權等法律責任。
如涉及作品內容、版權等問題，請在作品發(fā)表之日起一周內與本網聯系，否則視為放棄相關權利。
廣告
熱門電路圖
最新電路圖
