MAX19692的時(shí)鐘(CLKP，CLKN)和數(shù)據(jù)時(shí)鐘(DATACLKP，DATACLKN)接口的簡(jiǎn)化框圖。初始時(shí)鐘由一個(gè)兩位計(jì)數(shù)器四分頻后用于鎖存數(shù)字DAC輸入。該計(jì)數(shù)器可能在四個(gè)狀態(tài)中的任意一個(gè)啟動(dòng)(圖3)。如果使用兩個(gè)多路復(fù)用DAC，這兩個(gè)DAC可能會(huì)在不同的狀態(tài)啟動(dòng)。這可能導(dǎo)致DAC1的鎖存與DAC2的鎖存之間存在-1、0、1或2個(gè)時(shí)鐘周期的延遲。

　　圖：MAX19692內(nèi)部時(shí)鐘接口框電路圖

　　MAX19692的數(shù)據(jù)時(shí)鐘輸出再由數(shù)據(jù)輸入鎖存時(shí)鐘進(jìn)行2分頻或4分頻。然后數(shù)據(jù)在雙倍數(shù)據(jù)率(DDR)模式下在時(shí)鐘的兩個(gè)跳變沿進(jìn)行鎖存，或者在四倍數(shù)據(jù)率(QDR)模式下在時(shí)鐘的每90°相位處進(jìn)行鎖存。如果多個(gè)DAC的數(shù)據(jù)時(shí)鐘延遲相匹配，或數(shù)據(jù)時(shí)鐘相互之間反相，那么鎖存時(shí)鐘相匹配。

　　歡迎轉(zhuǎn)載,信息來自維庫電子市場(chǎng)網(wǎng)（www.hbjingang.com）