能記憶的邏輯探頭電路圖
出處：dai_weis 發(fā)布于：2009-12-01 00:00:00 | 1884 次閱讀
本電路可應于通過邏輯測試或隨機的抖動檢測，具有輸入阻停高的特點，適合±15V左右的輸入信號。
當探頭輸入為“1”態(tài)時，雙單穩(wěn)電路74LS123的負觸發(fā)端（1）為低電平，點亮LED1。一旦出現(xiàn)輸入下跳時，觸發(fā)（9），而（5）出現(xiàn)正跳變，LED1出現(xiàn)約20ms的暗時間。
當輸入為“0”態(tài)時，LED2常暗，而正跳變會使LED1出現(xiàn)20ms的亮時間表。74LS123的（13）、（5），在探頭輸入無論出現(xiàn)正、負跳變時，總有一個辦出觸發(fā)74LS74，從而點亮LED2，所以具有記憶功能。74LS123的（2）、（3）（10）（11）必須接高電平。
歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（www.hbjingang.com）
版權與免責聲明
凡本網(wǎng)注明“出處：維庫電子市場網(wǎng)”的所有作品，版權均屬于維庫電子市場網(wǎng)，轉(zhuǎn)載請必須注明維庫電子市場網(wǎng)，http://www.hbjingang.com，違反者本網(wǎng)將追究相關法律責任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性，不承擔此類作品侵權行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時，必須保留本網(wǎng)注明的作品出處，并自負版權等法律責任。
如涉及作品內(nèi)容、版權等問題，請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關權利。
