1. RS觸發(fā)器（基本鎖存器）

功能：簡(jiǎn)單的雙穩(wěn)態(tài)存儲(chǔ)單元，通過(guò)兩個(gè)輸入（Set 和 Reset）控制輸出狀態(tài)。

(1) 基本結(jié)構(gòu)

• 組成：兩個(gè)交叉耦合的NOR門(mén)或NAND門(mén)（結(jié)構(gòu)不同，邏輯表略有差異）。

• 輸入輸出：

  • NOR門(mén)實(shí)現(xiàn)：

    • S（Set）：高電平有效，置位輸出 Q=1。

    • R（Reset）：高電平有效，復(fù)位輸出 Q=0。

    • 禁止?fàn)顟B(tài)：S=1, R=1（輸出不確定，需避免）。

  • NAND門(mén)實(shí)現(xiàn)：

    • S 和 R 為低電平有效（邏輯相反）。

(2) 真值表（NOR門(mén)版本）

注：S=1, R=1 時(shí)，Q=Q'=0（違反互補(bǔ)性），實(shí)際電路可能振蕩或不確定。

(3) 工作原理

• 置位（Set）：S=1 → 強(qiáng)制 Q=1，Q'=0（無(wú)論原狀態(tài)如何）。

• 復(fù)位（Reset）：R=1 → 強(qiáng)制 Q=0，Q'=1。

• 保持：S=0, R=0 → 輸出維持前一狀態(tài)（依賴(lài)反饋環(huán)路）。

缺點(diǎn)：

• 直接受輸入變化影響（無(wú)時(shí)鐘控制），易受干擾。

• 存在禁止?fàn)顟B(tài)（需約束輸入）。

2. 主從觸發(fā)器（解決時(shí)序問(wèn)題）

功能：通過(guò)兩級(jí)觸發(fā)器（主+從）和時(shí)鐘信號(hào)（CLK）實(shí)現(xiàn)同步控制，避免競(jìng)爭(zhēng)冒險(xiǎn)。

(1) 主從RS觸發(fā)器結(jié)構(gòu)

• 主觸發(fā)器：在CLK高電平期間接收輸入（S, R）。

• 從觸發(fā)器：在CLK下降沿將主觸發(fā)器狀態(tài)傳遞到輸出。

• 時(shí)鐘隔離：主、從觸發(fā)器交替工作，確保輸出穩(wěn)定。

(2) 工作原理（以主從RS觸發(fā)器為例）

1. CLK=1（高電平）：

   • 主觸發(fā)器接收輸入（S, R），狀態(tài)根據(jù)RS規(guī)則更新。

   • 從觸發(fā)器被封鎖（保持原狀態(tài)）。

2. CLK下降沿（1→0）：

   • 主觸發(fā)器停止接收輸入，狀態(tài)鎖定。

   • 從觸發(fā)器讀取主觸發(fā)器的狀態(tài)，更新輸出 Q 和 Q'。

3. CLK=0（低電平）：

   • 主觸發(fā)器被封鎖，輸入變化無(wú)效。

   • 從觸發(fā)器維持輸出不變。

(4) 主從觸發(fā)器的優(yōu)勢(shì)

• 抗干擾：輸出僅在CLK下降沿變化，輸入噪聲在非時(shí)鐘邊沿?zé)o效。

• 同步控制：適合時(shí)序電路（如計(jì)數(shù)器、寄存器）。

缺點(diǎn)：

• 仍存在“變化”問(wèn)題（CLK=1期間輸入變化可能導(dǎo)致誤動(dòng)作）。

3. 對(duì)比總結(jié)

4. 擴(kuò)展：主從JK觸發(fā)器

• 改進(jìn)RS觸發(fā)器：通過(guò)反饋消除禁止?fàn)顟B(tài)（J=1, K=1 時(shí)翻轉(zhuǎn)輸出）。

• 主從結(jié)構(gòu)：類(lèi)似主從RS觸發(fā)器，但更靈活。

總結(jié)：

• RS觸發(fā)器是基礎(chǔ)存儲(chǔ)單元，但需避免沖突輸入。

• 主從觸發(fā)器通過(guò)時(shí)鐘同步解決時(shí)序問(wèn)題，是時(shí)序電路的設(shè)計(jì)。

• 實(shí)際應(yīng)用中，更常用 JK觸發(fā)器 或 D觸發(fā)器（無(wú)禁止?fàn)顟B(tài)）。