扇出型晶圓級(jí)封裝（FOWLP）技術(shù)概述

　　在集成電路封裝領(lǐng)域，常規(guī) IC 封裝需要經(jīng)歷將晶圓與 IC 封裝基板焊接，再把 IC 基板焊接至普通 PCB 的復(fù)雜流程。而扇出型晶圓級(jí)封裝（FOWLP）技術(shù)則基于 IC 晶圓，運(yùn)用 PCB 制造技術(shù)，在晶圓上構(gòu)建類似 IC 封裝基板的結(jié)構(gòu)，經(jīng)過(guò)塑封后可直接安裝在普通 PCB 上。自蘋果 A10 處理器采用該技術(shù)后，其在節(jié)約主板表面面積方面效果顯著。根據(jù)線路和焊腳與芯片尺寸的關(guān)系，WLP 可分為 Fanin WLP（線路和焊腳限定在芯片尺寸以內(nèi)）和 Fanout WLP（可擴(kuò)展至芯片尺寸之外，甚至實(shí)現(xiàn)芯片疊層）。

　?。╝）IC 封裝 （b）WLP
　　FOWLP 技術(shù)特點(diǎn)
　　FOWLP 技術(shù)突破了傳統(tǒng)封裝的局限，在面積擴(kuò)展的同時(shí)，能夠靈活地加入有源和 / 或無(wú)源器件，從而形成系統(tǒng)級(jí)封裝（SIP）。與常規(guī)封裝技術(shù)相比，它具有諸多顯著優(yōu)勢(shì)。首先，可大幅增加 I/O 接口密度，滿足芯片不斷增長(zhǎng)的信號(hào)傳輸需求。隨著芯片功能的日益復(fù)雜，對(duì) I/O 接口數(shù)量和密度的要求也越來(lái)越高，F(xiàn)OWLP 技術(shù)能夠很好地適應(yīng)這一發(fā)展趨勢(shì)。其次，為 SiP 技術(shù)的延伸提供有力支持，促進(jìn)系統(tǒng)集成度的提升。通過(guò)將多個(gè)芯片和器件集成在一個(gè)封裝內(nèi)，實(shí)現(xiàn)了更高程度的系統(tǒng)集成，減少了電路板上的元件數(shù)量，提高了系統(tǒng)的可靠性和性能。再者，擁有更優(yōu)良的電氣性能，信號(hào)傳輸損耗更低。其厚銅線路的寄生電阻更小，襯底與塑封料間的電容更小，襯底損耗更少，電感與塑封料越接近損耗因子越小，Q 值越高。同時(shí)，還具備出色的熱性能，能有效散熱，確保芯片在高負(fù)載運(yùn)行時(shí)的穩(wěn)定性?！跋У摹?基板層減小了整體尺寸，縮短了熱流通路徑，降低了熱阻。此外，其可靠性更高，封裝線路更精細(xì)，為實(shí)現(xiàn)高性能、小型化的芯片封裝奠定了堅(jiān)實(shí)基礎(chǔ)。
　　FOWLP 工藝流程
　　基本工藝流程
　　FOWLP 的制作包括重構(gòu)晶圓、再布線、植球、切割等關(guān)鍵工藝步驟。其中，重構(gòu)晶圓技術(shù)是 FOWLP 的，它決定了封裝的整體架構(gòu)和性能。而 RDL 技術(shù)及凸點(diǎn)技術(shù)與 WLCSP 相近，在實(shí)現(xiàn)芯片電氣連接和信號(hào)傳輸方面發(fā)揮著重要作用。根據(jù)重構(gòu)晶圓所用主要材料的不同，F(xiàn)OWLP 可分為樹(shù)脂型、玻璃基和硅基 FOWLP。目前，樹(shù)脂型 FOWLP 憑借其成本效益和工藝成熟度，成為主流的封裝形式，并進(jìn)一步細(xì)分為芯片先裝 / 面朝下、芯片先裝 / 面朝上和芯片后裝 / 先 RDL 三種工藝類型。
　　樹(shù)脂型 FOWLP 工藝
　　芯片先裝 / 面朝下工藝步驟
　　在臨時(shí)載板上均勻涂覆黏結(jié)層，為后續(xù)芯片的固定提供基礎(chǔ)支撐。黏結(jié)層的質(zhì)量和均勻性對(duì)芯片的固定效果和后續(xù)工藝的穩(wěn)定性至關(guān)重要。
　　對(duì)芯片進(jìn)行嚴(yán)格測(cè)試，確保其性能達(dá)標(biāo)后，將芯片面朝下精準(zhǔn)排布到載板上，嚴(yán)格控制芯片位置，保證準(zhǔn)確無(wú)誤。這一步驟需要高精度的設(shè)備和工藝控制，以確保芯片的位置精度。
　　運(yùn)用 EMC（環(huán)氧模塑料）材料，通過(guò)模壓成型工藝制作重構(gòu)晶圓，并進(jìn)行固化處理，使芯片與載板牢固結(jié)合為一體。EMC 材料的性能和模壓成型工藝的參數(shù)對(duì)重構(gòu)晶圓的質(zhì)量和性能有重要影響。
　　固化完成后，去除載板和黏結(jié)層，為后續(xù)工序創(chuàng)造條件。去除載板和黏結(jié)層的過(guò)程需要注意避免對(duì)芯片和重構(gòu)晶圓造成損傷。
　　在晶圓表面制作再布線層，實(shí)現(xiàn)芯片電氣連接的重新布局，以滿足封裝的電氣性能需求。再布線層的設(shè)計(jì)和制作工藝直接影響芯片的電氣性能和信號(hào)傳輸質(zhì)量。
　　在再布線層上貼焊球，完成電氣接口的構(gòu)建，確保芯片與外部電路的可靠連接。焊球的質(zhì)量和貼裝工藝對(duì)芯片的電氣連接可靠性有重要影響。

　　通過(guò)劃片工序，將重構(gòu)晶圓分割成單個(gè)封裝，得到終的封裝產(chǎn)品。此工藝操作流程相對(duì)簡(jiǎn)單，能夠直接埋入不同厚度的芯片和無(wú)源器件，為多樣化的芯片集成提供了極大便利。

　　芯片先裝 / 面朝上工藝步驟
　　首先在晶圓的芯片焊盤上制作 UBM（底部金屬化層）和銅柱接觸焊墊，這是保障芯片電氣連接和信號(hào)傳輸?shù)年P(guān)鍵步驟。UBM 和銅柱接觸焊墊的質(zhì)量和性能對(duì)芯片的電氣連接可靠性有重要影響。
　　對(duì)晶圓進(jìn)行減薄切割處理，使其滿足封裝尺寸和性能要求。減薄切割工藝需要控制，以確保晶圓的厚度和尺寸符合設(shè)計(jì)要求。
　　在臨時(shí)載板上涂覆黏結(jié)層，為芯片的放置做好準(zhǔn)備。
　　將經(jīng)過(guò)測(cè)試合格的芯片面朝上精心排布到載板上，確保芯片位置準(zhǔn)確。
　　采用 EMC 材料，通過(guò)模壓成型工藝制作重構(gòu)晶圓，并進(jìn)行固化操作。
　　固化后，對(duì) EMC 進(jìn)行削磨處理，精準(zhǔn)露出銅柱接觸焊墊，為后續(xù)的再布線和連接奠定基礎(chǔ)。削磨處理需要控制，以確保銅柱接觸焊墊的露出質(zhì)量和精度。
　　在露出的銅柱接觸焊墊上制作再布線層，并貼焊球，實(shí)現(xiàn)芯片的電氣連接。
　　去除載板和黏結(jié)層，然后進(jìn)行劃片操作，將重構(gòu)晶圓分割成單個(gè)封裝。該工藝的優(yōu)勢(shì)在于封裝厚度更薄，有利于芯片散熱，并且在載板的支持下能有效改善工藝過(guò)程中的翹曲問(wèn)題。但也存在局限性，如無(wú)法埋入不同高度的器件，同時(shí)芯片上預(yù)制銅柱、涂覆 PI 膜等操作會(huì)導(dǎo)致生產(chǎn)周期延長(zhǎng)、成本顯著增加。此外，在露銅工藝中易出現(xiàn)銅污跡和表面沾污問(wèn)題，不過(guò)可通過(guò)在銅柱焊墊完成后在晶圓表面涂覆一層 PI 的方法有效解決。
　　芯片后裝 / 先 RDL 工藝步驟
　　先將光敏 PI 沉積在硅承載片上，并設(shè)置格柵陣列狀的開(kāi)口，這些開(kāi)口用于實(shí)現(xiàn)芯片與外部的電氣連接。光敏 PI 的沉積工藝和開(kāi)口的設(shè)置精度對(duì)芯片的電氣連接性能有重要影響。
　　使用半加成法制作 Cu RDL（銅再布線層），形成多層 RDL 結(jié)構(gòu)，同時(shí)在頂部銅線的相關(guān)位置形成帶有 Sn - Ag 焊料帽的銅柱凸點(diǎn)。半加成法的工藝參數(shù)和 RDL 結(jié)構(gòu)的設(shè)計(jì)對(duì)芯片的電氣性能和信號(hào)傳輸質(zhì)量有重要影響。
　　以高精度（芯片到晶圓 3μm）將芯片倒裝鍵合到晶圓上，此時(shí)芯片的焊盤表面經(jīng)過(guò)化學(xué)鍍 Ni/Pd/Au 處理，以確保良好的電氣連接性能。倒裝鍵合工藝的精度和芯片焊盤表面的處理質(zhì)量對(duì)芯片的電氣連接可靠性有重要影響。
　　完成鍵合后，進(jìn)行晶圓模壓操作，使芯片與周邊結(jié)構(gòu)牢固結(jié)合。晶圓模壓工藝的參數(shù)和質(zhì)量對(duì)芯片的封裝質(zhì)量和可靠性有重要影響。
　　模壓完成后，移除硅承載片。
　　通過(guò)切割工序，將晶圓分離成單個(gè)封裝。此工藝在 RDL 精度方面表現(xiàn)優(yōu)異，產(chǎn)出率更高，尤其適用于集成不同高度的器件。在生產(chǎn)過(guò)程中，由于硅承載片的支撐作用，能有效改善晶圓翹曲問(wèn)題，為實(shí)現(xiàn)高質(zhì)量的芯片封裝提供了有力保障。
　　不同工藝組合與特點(diǎn)
　　根據(jù)重布線工序順序和芯片放置方式的不同，F(xiàn)OWLP 主要衍生出面朝上的先芯片處理、面朝下的先芯片處理和面朝下的后芯片處理三種組合工藝。面朝上的先芯片處理工藝需利用 CMP 將塑封層減薄，這一過(guò)程成本高昂，因此在實(shí)際應(yīng)用中較少被封裝廠采用。面朝下的先芯片處理工藝在移除載板并添加 RDL 制程時(shí)，容易引發(fā)翹曲問(wèn)題，需要在工藝操作中提前采取防范措施。盡管存在這一挑戰(zhàn)，但該工藝憑借其自身優(yōu)勢(shì)，在封裝廠中得到了廣泛應(yīng)用，例如蘋果的 A10 處理器。面朝下的后芯片處理工藝先進(jìn)行 RDL 工藝，這種方式能夠有效降低芯片封裝制程產(chǎn)生的不合格率，目前在封裝廠中也應(yīng)用較多。
　　FOWLP 的優(yōu)勢(shì)與挑戰(zhàn)
　　封裝與集成優(yōu)勢(shì)
　　FOWLP 采用獨(dú)特的布線方式，能夠巧妙地埋入多種不同芯片。在形成重構(gòu)晶圓后的布線過(guò)程中，性實(shí)現(xiàn)多個(gè)芯片的互連，這一創(chuàng)新極大地減小了封裝尺寸，有效降低了成本。與傳統(tǒng)的倒裝芯片球柵陣列（FC - BGA）封裝相比，F(xiàn)OWLP 在凸點(diǎn)制備完成后，無(wú)需使用封裝基板便可直接焊接在印刷電路板上，簡(jiǎn)化了封裝流程，提高了生產(chǎn)效率。
　　電氣與熱性能優(yōu)勢(shì)
　　在無(wú)源器件的處理上，F(xiàn)OWLP 技術(shù)展現(xiàn)出卓越的性能。在塑封成型時(shí)，其襯底損耗更低，電氣性能更優(yōu)，外形尺寸更小。這一系列優(yōu)勢(shì)帶來(lái)了能耗更低、發(fā)熱更少的顯著效果，使得在相同功率下，芯片的工作溫度更低；或者在相同溫度時(shí)，電路運(yùn)行速度更快。其厚銅線路的寄生電阻更小，襯底與塑封料間的電容更小，襯底損耗更少，電感與塑封料越接近損耗因子越小，Q 值越高。此外，“消失的” 基板層減小了整體尺寸，縮短了熱流通路徑，降低了熱阻，為芯片的高效穩(wěn)定運(yùn)行創(chuàng)造了良好條件。
　　FOWLP 面臨的挑戰(zhàn)
　　熱相關(guān)問(wèn)題：FOWLP 焊接點(diǎn)的熱膨脹情況與 BGA 極為相似，在芯片和 PCB 之間不可避免地存在熱膨脹系數(shù)不匹配的問(wèn)題。當(dāng)經(jīng)過(guò) 220 - 260℃回流焊時(shí)，聚合物內(nèi)吸收的水分會(huì)迅速汽化，產(chǎn)生高內(nèi)部蒸汽壓。若膠體組成不良，就極易出現(xiàn)膠體剝落現(xiàn)象，嚴(yán)重影響封裝的可靠性和性能。
　　工藝精度問(wèn)題：在重新建構(gòu)排布過(guò)程中，維持芯片從抓取到放置于載具上的位置不發(fā)生偏移至關(guān)重要，在鑄模作業(yè)時(shí)同樣不能出現(xiàn)偏移。由于介電層開(kāi)口、導(dǎo)線重新分布層與焊錫開(kāi)口制作皆依賴光學(xué)光刻技術(shù)，且掩模對(duì)準(zhǔn)晶圓及曝光是性完成的，這對(duì)芯片位置的度提出了極高的要求。哪怕是微小的偏移，都可能導(dǎo)致后續(xù)工藝的偏差，影響封裝的質(zhì)量和性能。
　　晶圓與芯片問(wèn)題：芯片放置于臨時(shí)載板及重新排布過(guò)程中，會(huì)不可避免地產(chǎn)生翹曲問(wèn)題。重新建構(gòu)晶圓由塑膠、硅及金屬材料組成，硅與膠體比例在三個(gè)方向上存在差異，鑄模時(shí)的熱脹冷縮會(huì)顯著影響晶圓的翹曲行為。同時(shí)，芯片放置在載板晶圓上和包覆成型過(guò)程中，會(huì)出現(xiàn)輕微移動(dòng)，這一現(xiàn)象對(duì)工藝產(chǎn)生不利影響。此外，采用扇出式封裝仍存在因分割而引起的損壞問(wèn)題，盡管相比其他封裝方式，其損壞程度相對(duì)較輕，但仍不容忽視。