電子電路設(shè)計(jì)領(lǐng)域，PCB（Printed Circuit Board，印刷電路板）設(shè)計(jì)是至關(guān)重要的環(huán)節(jié)，它直接影響著電子設(shè)備的性能和穩(wěn)定性。合理的 Layout 布局與布線規(guī)則能夠有效減少電磁干擾、降低信號(hào)損耗，提高電路的可靠性和性能。以下將詳細(xì)介紹 PCB 設(shè)計(jì)中不同電路的布局、布線規(guī)則及技巧。

電源電路設(shè)計(jì)規(guī)則及技巧

降壓 DC/DC

降壓 DC/DC 電路在電子設(shè)備中應(yīng)用廣泛，其原理圖和 PCB Layout 設(shè)計(jì)都有一定的規(guī)范。在原理圖設(shè)計(jì)時(shí)，要確保各元件參數(shù)的準(zhǔn)確性和合理性。而在 PCB Layout 方面，有以下關(guān)鍵要點(diǎn)：

• 所有元器件，如輸入電容、輸出電容、電感、反饋電阻等，應(yīng)盡可能靠近芯片擺放。這樣可以減少信號(hào)傳輸?shù)木嚯x，降低信號(hào)干擾和損耗，提高電路的穩(wěn)定性。
• 輸入電容的地、輸出電容的地以及芯片的地環(huán)路面積要盡量。較小的地環(huán)路面積可以減少電磁干擾，提高電路的抗干擾能力。
• 與電感引腳相關(guān)的 PCB 銅面積必須盡量減少，以避免潛在的噪音問(wèn)題。電感在工作時(shí)會(huì)產(chǎn)生磁場(chǎng)，過(guò)大的銅面積可能會(huì)感應(yīng)出額外的電流，從而引入噪音。

升壓 DC/DC 電路的設(shè)計(jì)也需要遵循特定的規(guī)則。原理圖設(shè)計(jì)要考慮到電路的升壓比、效率等因素。在 PCB Layout 方面，需要注意以下幾點(diǎn)：

• 將輸出電容器（C2B）盡可能靠近 VOUT 和 GND 引腳，以減少輸出電壓的波動(dòng)和干擾。
• 將一個(gè) 0.1μF 電容器（C2A）靠近 IC，以降低 PCB 寄生電感。寄生電感會(huì)影響電路的高頻性能，通過(guò)靠近 IC 放置電容器可以有效降低其影響。
• 芯片 VOUT 和 GND 與輸出電容器的連接要短而寬，以減少電阻和電感，提高電路的效率。
• 反饋電阻（R1 和 R2）應(yīng)盡可能靠近 FB 引腳，以確保反饋信號(hào)的準(zhǔn)確性。
• 保持 FB 線遠(yuǎn)離噪聲源，如開關(guān)噪聲，避免反饋信號(hào)受到干擾。
• 保持輸入循環(huán)（C1、L1、SW 和 GND）盡可能小，以減少電磁干擾。
• 在 MP3438 附近放置足夠的 GND 通孔，以實(shí)現(xiàn)良好的散熱效果。散熱對(duì)于芯片的性能和壽命至關(guān)重要，足夠的 GND 通孔可以提供良好的散熱路徑。

晶振電路設(shè)計(jì)規(guī)則

晶振作為頻率器件，其穩(wěn)定性對(duì)于電路板的正常工作至關(guān)重要。在電路板上電后，若晶振周邊存在較強(qiáng)雜散電磁信號(hào)，會(huì)直接導(dǎo)致晶振輸出頻率受到干擾，引發(fā)頻率偏移，嚴(yán)重時(shí)影響電路板正常工作。因此，晶振本身具備抗電磁干擾能力是晶振品質(zhì)的一個(gè)重要特性。在電路板布線時(shí)，需要注意以下幾點(diǎn)：

• 晶振盡量靠近芯片，走線短且直。這樣可以減少信號(hào)傳輸?shù)难舆t和干擾，保證晶振信號(hào)的穩(wěn)定性。
• 晶振引出的兩根時(shí)鐘信號(hào)線也要短，防止形成發(fā)射天線。過(guò)長(zhǎng)的時(shí)鐘信號(hào)線容易輻射電磁干擾，影響其他電路的正常工作。
• 盡量設(shè)計(jì)晶振位于遠(yuǎn)離電磁波干擾區(qū)域，如遠(yuǎn)離電源、天線等器件。電源和天線等器件會(huì)產(chǎn)生較強(qiáng)的電磁干擾，遠(yuǎn)離這些區(qū)域可以減少對(duì)晶振的影響。

無(wú)源晶振的布線規(guī)則

• 振蕩電路（振蕩單元、振蕩電容）應(yīng)配置在振蕩 IC 附近，以減少信號(hào)傳輸?shù)木嚯x和干擾。
• 晶振電路下面的各層都需要鋪地，不能放置器件和走線，尤其是高頻信號(hào)線路。鋪地可以提供良好的屏蔽效果，減少外界電磁干擾對(duì)晶振的影響。
• 晶振電路做包地處理時(shí)需要打大量地孔，否則包地?zé)o意義。地孔可以提供良好的接地路徑，增強(qiáng)包地的屏蔽效果。
• 四腳晶振，建議晶振走線從內(nèi)部走，減小晶振的環(huán)路。較小的環(huán)路可以減少電磁輻射和干擾。

有源晶振的布線規(guī)則

• 振蕩電路（振蕩單元、振蕩電容）應(yīng)配置在振蕩 IC 附近。
• 晶振電路下面的各層都需要鋪地，不能放置器件和走線，尤其是高頻信號(hào)線路。
• 晶振電路做包地處理時(shí)需要打大量地孔，否則包地?zé)o意義。
• 電源先經(jīng)過(guò)旁路電容，然后再進(jìn)入晶振。旁路電容可以濾除電源中的高頻噪聲，保證晶振的穩(wěn)定工作。

晶振 PCB Layout 參考

在電路系統(tǒng)中，高速時(shí)鐘信號(hào)線優(yōu)先級(jí)。時(shí)鐘線是一個(gè)敏感信號(hào)，頻率越高，要求走線盡量簡(jiǎn)短，以保證信號(hào)的失真度達(dá)到。

晶振底下是否需要鋪銅

不建議鋪銅，雖然晶振下面鋪銅不會(huì)造成損壞，但這么做會(huì)影響晶體振蕩器的性能。因?yàn)殂~層會(huì)對(duì)晶振的振蕩頻率產(chǎn)生影響，而且銅層容易受到干擾，從而導(dǎo)致晶振的穩(wěn)定性下降，嚴(yán)重時(shí)甚至可能導(dǎo)致整個(gè)電路的工作不穩(wěn)定。

USB 接口電路設(shè)計(jì)規(guī)則及技巧

USB 接口原理圖參考

USB 接口在電子設(shè)備中廣泛應(yīng)用，不同版本的 USB 接口有不同的特點(diǎn)。如 USB3.0 的 Data 數(shù)據(jù)連接原理圖所示，USB2.0 為半雙工，數(shù)據(jù)收發(fā)在一對(duì)差分信號(hào)上傳輸；USB3.0 為全雙工，收發(fā)信號(hào)為獨(dú)立的傳輸路徑。其次，由于 Sink 端的直流偏置電壓和 source 端的直流偏置電壓不一樣，故需要串入 AC 耦合電容，電容一般取 100nF，一般靠近驅(qū)動(dòng)端放置，電容在設(shè)計(jì)上要求 ESR ESL（特別重要）盡量小。

USB 接口 PCB 布局布線要求

• 布局
  • USB 應(yīng)該接口靠近板邊或結(jié)構(gòu)定位放置，伸出板邊一定位置 (直插除外)，方便插拔。
  • ESD、共模電感器件靠近 USB 接口，放置的順序是 ESD - 共模電感 - 阻容。
  • 注意 ESD 和 USB 的距離，留有一定的的間距，考慮后焊的情況。
  • 在布局時(shí)，盡量使差分線路短，以縮短差分線距離。
• 布線
  • USB 要走差分，阻抗控制為 90 歐姆，并包地處理，總長(zhǎng)度不要超過(guò) 1800mil。
  • 盡可能縮短走線長(zhǎng)度，優(yōu)先考慮對(duì)高速 USB 差分（RX、TX 差分）的布線，USB 差分走線在走線的時(shí)候，盡可以有的減少換層過(guò)孔，從而可以更好的做到阻抗的控制，避免信號(hào)的反射。
  • 過(guò)孔會(huì)造成線路阻抗的不連續(xù)，在每次打孔換層的地方加一對(duì)回流地過(guò)孔，用于信號(hào)回流換層。
  • 由于管腳分布、過(guò)孔、以及走線空間等因素存在使得差分線長(zhǎng)度不匹配，布線長(zhǎng)一旦不匹配，時(shí)序會(huì)發(fā)生偏差，還會(huì)引起共模干擾，降低信號(hào)質(zhì)量。所以，相應(yīng)的要對(duì)差分對(duì)不匹配的情況作出補(bǔ)償，使其線長(zhǎng)匹配，長(zhǎng)度差通常控制在 5mil 以內(nèi)，補(bǔ)償按照差分等長(zhǎng)規(guī)范來(lái)進(jìn)行。

USB2.0 與 3.0 的 PCB 布線要求對(duì)比

USB 2.0 的布局與布線

USB 3.0 的布局與布線

Type C 接口的 PCB 設(shè)計(jì)

• Type - C 接口的管腳定義
  

  
  

• Type C 接口的 PCB 設(shè)計(jì)要求
  • ESD、共模電感器件靠近 Type C 接口，放置的順序是 ESD→共模電感→阻容；同樣也要注意 ESD 和 Type C 的距離，留有一定的間距，考慮后焊情況。
  • TX 信號(hào)線的耦合電容應(yīng)靠近接口放置，RX 信號(hào)線的耦合電容由設(shè)備端提供。
  • Type C 差分走線阻抗控制 90ohm±10％，為了保證阻抗的連續(xù)性，應(yīng)該有良好的參考平面和不跨分割，信號(hào)打孔換層時(shí)數(shù)量不超過(guò) 2 個(gè)。
  • Type - C 有 RX/TX1 - 2 四組差分信號(hào)，兩組 D + /D - 差分信號(hào) ，一共六對(duì)差分線，差分信號(hào)線要求至少緊鄰一個(gè)地平面，兩側(cè)都緊鄰地平面，走線盡量短，走線長(zhǎng)不要超過(guò) 6inchs。
  • 保證 Type C 差分線長(zhǎng)匹配，對(duì)內(nèi)等長(zhǎng)誤差 < 6mil，等長(zhǎng)按照差分等長(zhǎng)規(guī)范。
  • 保證 Type C 差分對(duì)于對(duì)間或者差分對(duì)于其他信號(hào)的影響，對(duì)內(nèi)間距建議是大于等于 4 倍 Type C 線寬。與其他信號(hào)之間的間距保持盡量大于等于 4 倍 Type C 線寬。
  • CC1/CC2 是兩個(gè)關(guān)鍵引腳，作用很多：探測(cè)連接，區(qū)分正反面，區(qū)分 DFP 和 UFP，也就是主從配置 Vbus，走線時(shí)面要加粗處理。

RJ45 網(wǎng)絡(luò)接口電路設(shè)計(jì)規(guī)則及技巧

網(wǎng)口模塊的組成

網(wǎng)口模塊主要包括 RJ45 網(wǎng)口、變壓器、PHY 芯片及主芯片。常見的網(wǎng)口有百兆網(wǎng)口和千兆網(wǎng)口，百兆網(wǎng)口只有兩對(duì)差分，一對(duì)收，一對(duì)發(fā)，另外四根是備用的；千兆網(wǎng)口有四對(duì)差分，兩對(duì)收，兩對(duì)發(fā)。

網(wǎng)口模塊的 PCB 設(shè)計(jì)布局注意事項(xiàng)

• RJ45 和變壓器之間的距離盡可能的短，器件布局的原則是通常按照信號(hào)流向放置，切不可繞來(lái)繞去；以太網(wǎng)轉(zhuǎn)換芯片和變壓器之間的距離應(yīng)盡可能短，一般不超過(guò) 5inch。
• 復(fù)位電路信號(hào)應(yīng)當(dāng)盡可能的靠近以太網(wǎng)轉(zhuǎn)換芯片，并且若可能的話應(yīng)當(dāng)遠(yuǎn)離 TX、RX 和時(shí)鐘信號(hào)。
• 時(shí)鐘電路應(yīng)當(dāng)盡可能的靠近以太網(wǎng)轉(zhuǎn)換芯片，遠(yuǎn)離電路板邊緣、其他高頻信號(hào)、I/O 端口、走線或磁性元件周圍。

網(wǎng)口模塊的 PCB 設(shè)計(jì)布線注意事項(xiàng)

• 網(wǎng)口的差分盡量走表底層，差分對(duì)之間的間距至少 4W 以上。由于管腳分布、過(guò)孔、以及走線空間等因素存在，使得差分線長(zhǎng)度不匹配，時(shí)序會(huì)發(fā)生偏移，還會(huì)引入共模干擾，降低信號(hào)質(zhì)量，因此差分對(duì)內(nèi)的等長(zhǎng)約束為 5mil，差分對(duì)之間不用進(jìn)行等長(zhǎng)，等長(zhǎng)時(shí)注意符合差分等長(zhǎng)規(guī)則。
• RJ45 接口區(qū)域：內(nèi)部所有層挖空處理。RJ45 接口的 G1,G2,G3 和 G4 管腳的走線至少需要加粗至 1mm 以上，跨接電感和電容靠近接口放置，旁邊多打地過(guò)孔。
• 網(wǎng)絡(luò)變壓器處理：網(wǎng)絡(luò)變壓器所有層挖空（只挖一半，另一半鋪銅處理，均勻的打上地過(guò)孔