成像系統(tǒng)中的 CCD 合并:提高信噪比和幀速率
出處:維庫(kù)電子市場(chǎng)網(wǎng) 發(fā)布于:2023-11-07 16:15:53
有意地組合來(lái)自不同像素的光產(chǎn)生的電荷稱為分箱——就好像我們將電子扔進(jìn)某種公共箱中一樣。
讓我們考慮一下為什么我們要這樣做?!?br> 分箱的優(yōu)點(diǎn)
在 CCD 中利用合并的優(yōu)點(diǎn)可分為兩大點(diǎn):
提高幀率
提高信噪比
提高幀速率
分箱的好處之一是速度。分箱就像下采樣;圖像數(shù)據(jù)的分辨率根據(jù)執(zhí)行合并的多少而降低。
假設(shè)我們有一個(gè) 1000 × 1000 像素的傳感器。如果我們?cè)诩せ钏揭莆患拇嫫髦皩尚泻隙橐?,我們將只?500 行數(shù)據(jù)。因此,總讀出時(shí)間減少了大約兩倍。
然后,如果我們?cè)谒阶x出期間將兩個(gè)像素合并為一個(gè),我們將創(chuàng)建 500 像素的線寬,并將讀出時(shí)間減少兩倍。請(qǐng)記住,這不是裁剪 - 整個(gè)圖像仍然顯示在終數(shù)據(jù)集中,但分辨率較低。
該技術(shù)可用于需要靈活成像操作的各種應(yīng)用。一個(gè)例子是需要生成高質(zhì)量靜態(tài)圖像和低質(zhì)量視頻的數(shù)碼相機(jī)。合并以高幀速率提供下采樣圖像數(shù)據(jù),然后使用非合并讀出來(lái)獲取全分辨率的單個(gè)圖像。

在此圖中,兩個(gè)垂直相鄰的像素被合并,然后這些合并的帶電數(shù)據(jù)包中的兩個(gè)被沉積到輸出節(jié)點(diǎn)上,導(dǎo)致合并因子為四。
提高信噪比 (SNR) — 并對(duì) CCD 中的噪聲源進(jìn)行額外觀察
分箱與數(shù)字下采樣類似,但又不同。如果我們通過(guò)消除例如每隔一條線和每隔一個(gè)像素來(lái)進(jìn)行下采樣,那么數(shù)據(jù)就會(huì)丟失。我們降低了分辨率,但沒(méi)有采取任何措施來(lái)改進(jìn)剩余數(shù)據(jù)。
當(dāng)我們進(jìn)行裝箱時(shí),數(shù)據(jù)不會(huì)被簡(jiǎn)單地丟棄,因?yàn)槲覀冋诤喜⑾噜徬袼氐碾姾伞_@意味著合并是在弱光條件下提高 SNR 的一種方法。
了解合并對(duì) SNR 的影響非常重要,為此我們需要了解 CCD 噪聲的本質(zhì)。我計(jì)劃在以后的文章中更徹底地探討圖像傳感器噪聲,因此這只是基本的內(nèi)容。
CCD 中的主要噪聲源是光子噪聲、暗噪聲和讀取噪聲。光子噪聲和暗噪聲成為每個(gè)像素中生成的電荷包的一部分。讀取噪聲包括將 CCD 的電荷包轉(zhuǎn)換為可用數(shù)字?jǐn)?shù)據(jù)的過(guò)程中引入的所有噪聲。
分箱并不是光子噪聲或暗噪聲的解決方案。例如,當(dāng)您組合來(lái)自兩個(gè)相鄰像素的電荷包時(shí),您只需將一個(gè)像素的暗噪聲添加到另一個(gè)像素的暗噪聲中。信噪比沒(méi)有改變。
然而,讀取噪聲的影響可以大大降低,因?yàn)橥獠侩娮悠骷牟僮鞑皇芎喜⒌挠绊憽_@些電路甚至不知道合并已經(jīng)發(fā)生。如果將接收等量入射光的兩個(gè)像素組合起來(lái),信號(hào)就會(huì)加倍,并且該組合像素在片外處理期間會(huì)看到相同量的讀取噪聲。因此,SNR 增加了兩倍。如果合并四個(gè)像素,SNR 會(huì)增加四倍?!?br> 分箱的限制:不要超過(guò)您的滿井容量
那么我們可以看到,分箱是一種用分辨率換取噪聲性能的簡(jiǎn)單而有效的方法。不過(guò),您確實(shí)必須采取一定程度的克制——這種提高 SNR 的方法有其局限性。
CCD 中的每個(gè)電荷保持位點(diǎn)都有一個(gè)滿阱容量(也稱為阱深度),它指定了可以包含的電子數(shù)量。垂直合并將額外的電子(即,多于一個(gè)像素的電子)移動(dòng)到水平移位寄存器中,而水平合并將額外的電子移動(dòng)到輸出節(jié)點(diǎn)中。如果合并引入的電荷量超過(guò)滿阱容量,則會(huì)發(fā)生飽和并且圖像質(zhì)量下降。
實(shí)施 CCD 合并
讓我們簡(jiǎn)單看一下一些時(shí)序圖,它們說(shuō)明了控制信號(hào)和分級(jí)之間的關(guān)系。我們將使用來(lái)自 ON Semiconductor 的 KAI-1003 CCD 圖像傳感器的示例。
下圖顯示了標(biāo)準(zhǔn)讀數(shù)的樣子?!?/p>

圖表取自KAI-1003 數(shù)據(jù)表?!?/p> V1 和 V2 脈沖代表垂直移位寄存器活動(dòng):像素行向水平移位寄存器移動(dòng)。V1/V2 脈沖后面是 H 時(shí)鐘(H1A、H2A 等)上的(頻率更高)脈沖,用于控制水平移位寄存器。R(復(fù)位)時(shí)鐘在每個(gè) H 時(shí)鐘周期產(chǎn)生脈沖。該信號(hào)將電子從浮動(dòng)擴(kuò)散中清除,以便后續(xù)像素的電荷包可以移入。
下圖對(duì)應(yīng)于 2×2 合并,即,將四個(gè)相鄰像素的正方形組合成一個(gè)輸出值。
之所以會(huì)發(fā)生水平合并,是因?yàn)槊績(jī)蓚€(gè)H1/H2 脈沖只有一個(gè)復(fù)位脈沖——水平移位寄存器在電荷被清除之前將來(lái)自兩個(gè)像素的電子沉積到浮動(dòng)擴(kuò)散區(qū)中。
結(jié)論
合并是一種有用的技術(shù),可以讓 CCD 實(shí)現(xiàn)更高的幀速率和更高的信噪比。我希望您現(xiàn)在了解成像系統(tǒng)為何采用分級(jí)、其實(shí)施方式以及滿井容量所施加的限制。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- LED照明技術(shù)特性與選型運(yùn)維指南2026/1/5 10:26:27
- 工業(yè)觸摸屏選型與現(xiàn)場(chǎng)應(yīng)用技術(shù)指南2025/12/22 11:44:57
- 顯示器色深 6Bit、8Bit、10Bit 與 6 抖 8、8 抖 10、FRC2025/8/28 15:29:32
- Micro-LED技術(shù)解析2025/8/26 17:21:56
- LED顯示屏標(biāo)清、高清、超清、1080P與4K的解析2025/8/8 17:05:00
- PCB電磁兼容性(EMC)設(shè)計(jì)核心實(shí)操規(guī)范
- 物聯(lián)網(wǎng)節(jié)點(diǎn)低功耗設(shè)計(jì):信號(hào)鏈中的濾波與功耗管理
- 同步整流中MOSFET的應(yīng)用要點(diǎn)
- 輸出短路對(duì)電源芯片的影響
- 連接器壽命評(píng)估與可靠性設(shè)計(jì)
- PCB電源完整性(PI)設(shè)計(jì)核心實(shí)操規(guī)范
- 多層PCB疊層設(shè)計(jì)核心實(shí)操規(guī)范
- 提高M(jìn)OSFET效率的電路優(yōu)化方法
- 電源管理IC在智能家居中的應(yīng)用
- 差分信號(hào)連接器設(shè)計(jì)要點(diǎn)









