由于其高帶寬和消息訪問靈活性，雙端口 SRAM 用于鏈接多個高性能處理器和系統(tǒng)。IDT 生產(chǎn)多種配置的雙端口 SRAM，所有配置均由一個帶有兩組地址、數(shù)據(jù)和控制信號的 SRAM 組成。
　　由于其高帶寬和消息訪問靈活性，雙端口 SRAM 用于鏈接多個高性能處理器和系統(tǒng)。Integrated Device Technology 生產(chǎn)多種配置的雙端口 SRAM，所有配置均由一個帶有兩組地址、數(shù)據(jù)和控制信號的 SRAM 組成。這允許兩個處理器在各自的地址空間中共享同一物理內(nèi)存塊。兩個處理器可以同時異步地訪問兩個內(nèi)存位置中的數(shù)據(jù)。這種方法明顯優(yōu)于分立部件的設(shè)計，在分立部件的設(shè)計中，兩個處理器必須通過仲裁來同步才能訪問總線，該總線用于訪問標(biāo)準(zhǔn)單端口 RAM 中的一個位置。

　　仲裁
　　考慮一個多處理器系統(tǒng)，其中每個處理器都可以訪問相同的數(shù)據(jù)。當(dāng)多個處理器同時需要同一數(shù)據(jù)時，仲裁方案對于解決這種情況是必要的。解決仲裁問題的不同方法有不同的權(quán)衡，并且適合不同的應(yīng)用。這些解決方案包括無仲裁、硬件解決方案、軟件解決方案及其組合。
　　IDT71342 的功能描述
　　IDT71342 是一款具有信號量邏輯的快速雙端口 4K x 8 CMOS 靜態(tài) SRAM，采用 52 引腳 PLCC 和 64 引腳 TQFP 封裝。信號量邏輯可用于將雙端口 SRAM 的部分分配到一側(cè)或另一側(cè)，并用于代替其他雙端口設(shè)計中使用的地址仲裁邏輯。信號量由軟件控制。因此，這種方法有幾個缺點(diǎn)，包括分配任意大小的多個塊以及沒有處理器等待狀態(tài)或繁忙邏輯。
　　信號量標(biāo)志如何工作
　　信號量邏輯由一組八個鎖存器提供。這些鎖存器可用于將標(biāo)志或令牌從一個端口傳遞到另一個端口，以指示 SRAM 塊正在使用中。內(nèi)部電路防止標(biāo)志同時在兩個方向上傳遞。信號量為稱為“令牌傳遞分配”的使用分配方法提供硬件輔助。在此方法中，信號鎖存器的狀態(tài)用作指示 SRAM 塊正在使用的令牌。如果 Lport 上的處理器想要使用 SRAM 塊，它會嘗試設(shè)置請求令牌的鎖存器。然后處理器檢查鎖存器以查看是否成功設(shè)置信號量。如果是，則處理器繼續(xù)讀取和/或?qū)懭朐搲K。如果處理器未能成功設(shè)置鎖存器，這意味著 R 端口首先設(shè)置了它，擁有令牌并且正在使用該塊。L端口繼續(xù)測試，直到成功，表明R端口已經(jīng)釋放了令牌，不再使用該塊。

　

　　信號量的使用
　　信號量為硬件和軟件級別的各種問題提供了有用的解決方案。以下選擇重點(diǎn)介紹了信號量的一些優(yōu)點(diǎn)，從提高性能到提供其他設(shè)計所不具備的功能。

　　

　　有多種方法可以處理雙端口 SRAM 仲裁。有效技術(shù)的選擇涉及需要什么粒度的地址仲裁、是否使用處理器以及存儲器訪問周期時序施加什么約束。信號量提供了一種替代方案，可以實(shí)現(xiàn)更高性能的系統(tǒng)并提供其他方式無法實(shí)現(xiàn)的功能。