PCB 布局來減少二次諧波失真
出處:維庫電子市場(chǎng)網(wǎng) 發(fā)布于:2023-06-28 15:33:52
假設(shè)我們的非線性電路是無記憶的(即任何時(shí)刻的輸出僅取決于同時(shí)的輸入)。我們可以使用以下等式來近似非線性輸入輸出特性:

在此等式中,系數(shù)
指定電路的線性增益,而
則表征二次諧波失真。為了分析二次諧波,我們可以忽略高階失真系數(shù)
并得到簡(jiǎn)化的方程:

如果我們采用該電路的兩個(gè)副本,一個(gè)由輸入
激發(fā),另一個(gè)由
激發(fā),我們將獲得以下輸出:


當(dāng)各個(gè)電路產(chǎn)生二次諧波時(shí),差分輸出可以理想地抑制失真分量。這是差分操作的一個(gè)非常重要的特性,并解釋了為什么由差分信號(hào)驅(qū)動(dòng)的差分電路不產(chǎn)生偶次諧波。
實(shí)際上,差分電路可能無法完全抑制偶次諧波。然而,與奇次諧波相比,差分結(jié)構(gòu)的偶次諧波通??梢院雎圆挥?jì)。
示例:差分 ADC 接口可以減少二次諧波
下圖顯示了一個(gè)示例應(yīng)用,其中使用兩個(gè)單端信號(hào)路徑創(chuàng)建與 ADS5500(TI的 14 位、125MSPS 模數(shù)轉(zhuǎn)換器)的差分接口。

變壓器將單端輸入轉(zhuǎn)換為差分信號(hào)。經(jīng)過變壓器后,兩條信號(hào)路徑完全相同。
值得一提的是,實(shí)際上,變壓器輸出不是理想的差分信號(hào)——兩個(gè)輸出之間可能存在相位和/或幅度不平衡。這些不平衡會(huì)增加二次諧波失真??梢钥闯?,二次諧波幅度受相位不平衡的影響比幅度不平衡的影響更嚴(yán)重。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(jì)(DFM)核心實(shí)操規(guī)范2026/4/8 10:41:07
- PCB測(cè)試點(diǎn)設(shè)計(jì)與檢測(cè)適配核心實(shí)操規(guī)范2026/4/7 11:55:25
- PCB散熱設(shè)計(jì)與熱管理核心實(shí)操規(guī)范2026/4/3 14:38:57
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析









