這里的電路是我在開發(fā) RF 系統(tǒng)時(shí)設(shè)計(jì)的帶有不尋常分頻器的振蕩器。我需要使用盡可能少的組件的穩(wěn)定且準(zhǔn)確的 455kHz 數(shù)字信號(hào)發(fā)生器。信號(hào)發(fā)生器還必須具有或非常接近 50% 的占空比，以消除或  小化二次諧波含量。
    我首先研究了基于 455kHz 陶瓷諧振器和 455kHz 陶瓷濾波器的振蕩器。然而，在測(cè)試時(shí)，我獲得了 448kHz 和 462kHz 的信號(hào)，這缺乏我需要的  。但我手頭有一個(gè) 4.096MHz 的石英晶體。通過使其以大約 4.095MHz 的穩(wěn)定方式振蕩，并以 50% 的占空比輸出將該頻率除以 9，我得到了我想要的結(jié)果。
    該設(shè)計(jì)如圖 1所示，除了晶體之外，還使用了兩個(gè)集成電路和一些電容器和電阻器。它實(shí)現(xiàn)了一個(gè)以異或門 (IC1) 作為有源元件的皮爾斯型振蕩器。用作反相器的 XOR 門并不是這種類型振蕩器  常用的門，但在我的系統(tǒng)中，其中有三個(gè)未使用，所以我試了一下。振蕩器在該配置中可靠而準(zhǔn)確地工作。
    所用晶體為并聯(lián)型，用于 20pF 負(fù)載。我通過為 C2 和 C3 使用 100pF 獲得了 4.0954MHz。該頻率除以 9 得出 455.04kHz，該值足以滿足我的設(shè)計(jì)需要。

    圖 1此設(shè)計(jì)使用基于 XOR 門的皮爾斯振蕩器并產(chǎn)生 455kHz 的頻率，占空比為 50%。
    第二個(gè) IC (IC2) 是一個(gè) 74HC4017，一個(gè)約翰遜計(jì)數(shù)器，我使用其輸出線（引腳 12）作為電路輸出，并將其配置為由上升沿觸發(fā)。復(fù)位輸入（引腳 15）保持在邏輯電平 0，當(dāng)計(jì)數(shù)器的狀態(tài)介于 0 和 4 之間時(shí)，進(jìn)位輸出線（引腳 12）采用電平 1，如果其狀態(tài)介于 5 和 9 之間，則采用電平 0。
    用您獨(dú)特的設(shè)計(jì)讓工程界驚嘆： 設(shè)計(jì)理念提交指南
    您可能認(rèn)為該電路的一個(gè)選項(xiàng)是將 Q9（引腳 11）連接到復(fù)位輸入。然而，在這種情況下，雖然頻率輸出將為 4.0954MHz 除以 9，但輸出占空比將為 55.56%（如果反轉(zhuǎn)輸出則為 44.44%）。這不能滿足減少或消除輸出二次諧波的需要。
    為了尋找接近 50% 的占空比，我添加了連接到計(jì)數(shù)器 Q4（引腳 10）輸出的異或門 IC1B。隨著這一變化，計(jì)數(shù)器現(xiàn)在將在 Q4 為電平 0 時(shí)在輸入的上升沿觸發(fā)，當(dāng) Q4 為電平 1 時(shí)在下降沿觸發(fā)。 因此，電路輸出 4 個(gè)時(shí)鐘脈沖的電平 1 加上時(shí)鐘中的時(shí)間第五個(gè)脈沖表示輸入處于電平 1。當(dāng)?shù)谖鍌€(gè)脈沖變?yōu)殡娖?0 時(shí)，輸出變?yōu)殡娖?0，并在接下來的四個(gè)脈沖中保持不變。因此，輸入的頻率被 9 分頻，如果輸入占空比為 50%，輸出也將如此。
    如果輸入頻率不是 50%，輸出也會(huì)關(guān)閉，但不會(huì)那么多。輸入和輸出占空比通過以下公式相關(guān)：
    DC%輸出= (400 + DC%輸入) / 9
    其中 DC% out和 DC% in分別是輸出和輸入占空比，表示為 0% 和 100% 之間的百分比。因此，如果 DC% in介于 0% 和 100% 之間，則輸出占空比將介于 44.44% 和 55.56% 之間，不會(huì)比我上面提到的情況更糟。
    電路測(cè)試產(chǎn)生了如圖 2所示的示波器捕獲。4.0954MHz 振蕩器信號(hào)（底部）和 455.04kHz 輸出信號(hào)（頂部）的占空比均為 50%。

    圖 2測(cè)試結(jié)果顯示輸入信號(hào)和 9 分頻輸出都具有 50% 的占空比。
    可以使用另一個(gè) XOR 門來制作一個(gè)七分頻電路，如圖 3 所示。如果占空比輸入為 50%，這也將產(chǎn)生 50% 的占空比輸出。

  圖 3添加另一個(gè) XOR 門允許電路提供 50% 占空比輸出的 7 分頻。
    我已經(jīng)用各種晶體測(cè)試了這個(gè)電路，它工作正常。