一文解析PCB設(shè)計與信號完整性
出處:衡麗電子 發(fā)布于:2020-10-24 15:32:21
(1)信號完整性分析
與SI有關(guān)的因素:反射,串?dāng)_,輻射。反射是由于傳輸路徑上的阻抗不匹配導(dǎo)致;串?dāng)_是由于線間距導(dǎo)致;輻射則與高速器件本身以及PCB設(shè)計有關(guān)。
傳輸線判斷
利用之前判斷高速信號的公式,所以對于高速和低速的區(qū)分,需要考慮信號頻率和傳輸路徑長度。
判斷步驟:
1)獲得信號的有效頻率Fknee和走線長度L;
2)利用Fknee計算出信號的有效波長λknee,,即λknee=C/Fknee;
3)判斷L與1/6xλknee之間的關(guān)系,如L》1/6xλknee,則信號為高速信號,反之為低速信號;
其中λknee=C/Fknee;其中C是比光速略低的速度,F(xiàn)knee=0.5/Tr(10%~90%),還需注意的是,若是對于百兆頻率的信號,若是沒有現(xiàn)成的板子,可以對有效頻率Fknee進(jìn)行估算,F(xiàn)knee約為7倍的Fclock(信號的周期)。
若L》1/6xλknee,則視為傳輸線,傳輸線必須考慮在傳輸過程中可能由于阻抗不匹配導(dǎo)致信號的反射問題。
反射公式
信號的反射ρ=(Z2-Z1)/(Z2+Z1);
其中Z2為反射點之后的線路阻抗;Z1為反射之前的線路阻抗;
ρ的可能存在值±1,0,當(dāng)為0時全部吸收,當(dāng)為±1時則發(fā)生反射。信號的反射由始端、傳輸路徑、終端阻抗的不匹配導(dǎo)致。
降低反射方法
為了盡可能降低信號的反射,那么需要Z2和Z1盡可能相近。有幾種方法進(jìn)行阻抗匹配:發(fā)送端串聯(lián)匹配,接收端并聯(lián)匹配,接收端分壓匹配,接收端阻容并聯(lián)匹配,接收端二極管并聯(lián)匹配。
3)接收端分壓匹配
4)接收端阻容并聯(lián)匹配
優(yōu)點:功耗較??;
缺點:存在接收端高低電平不匹配情況,由于電容的存在,會使信號的邊沿變化變緩。
?。?)信號回路
信號回路主要包括兩個路徑,一個是驅(qū)動路徑,一個是回路路徑,在發(fā)送端、傳輸路徑、接收端測得的信號電平,實質(zhì)上是該信號在驅(qū)動路徑和返回路徑上對應(yīng)位置的電壓值,這兩條路徑都非常重要。
要提供完整的回流路徑,需要注意以下幾點:
1.信號換層時, 不要改變參考層,若信號的換層時從信號層1換到信號層2,參考層都是底層1,在這種情況下,返回路徑無需換層,即信號的換層對其返回路徑無影響。
2.信號換層時, 不改變參考層的網(wǎng)絡(luò)屬性。也就是信號1開始的參考層是電源層1/地層1,經(jīng)過換層之后,信號1的參考層是電源層2/地層2,其參考層的網(wǎng)絡(luò)屬性未變,都是GND或電源屬性,可利用附近的GND或者電源過孔實現(xiàn)返回路徑的通路。這里在高速情況下,過孔的容抗和感抗也是不能忽略的,這種情況下,盡量減小過孔,減小過孔本身產(chǎn)生的阻抗變化影響,減小對信號回流路徑的影響。

3.信號換層時, 在信號過孔附近增加一個與參考層同屬性的過孔。
4.若換層前后,兩層參考層的網(wǎng)路屬性不同,要求兩參考層相距較近,減小層間阻抗和返回路徑上的壓降。
5.當(dāng)換層的信號較密集時,附近的地或者電源過孔之間應(yīng)保持一定距離,換層信號很多時,需要多打幾個對地或者對電源的過孔。
(3)串?dāng)_
解決串?dāng)_的辦法是,高速信號,時鐘信號,其他數(shù)據(jù)信號等,間距滿足3W原則。
?
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- PCB電磁兼容性(EMC)設(shè)計核心實操規(guī)范2026/4/15 14:39:47
- 多層PCB疊層設(shè)計核心實操規(guī)范2026/4/14 16:02:09
- PCB焊盤與過孔設(shè)計核心實操規(guī)范(含可焊性與可靠性保障)2026/4/13 16:14:19
- 高速PCB信號完整性(SI)設(shè)計核心實操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實操規(guī)范2026/4/9 10:38:43









