雙極性結(jié)型晶體管(BJT)電流源或電流鏡研究
出處:互聯(lián)網(wǎng) 發(fā)布于:2020-10-15 15:51:20
本實(shí)驗(yàn)的目的是研究雙極性結(jié)型晶體管(BJT)電流源或電流鏡。電流源的重要特性包括:在寬順從電壓范圍保持高輸出阻抗、能抑制外部變化(如電源或溫度)的影響。
背景知識(shí)
電流鏡是一種電路模塊,通過復(fù)制輸出端子的電流來產(chǎn)生完全一樣的流入/流出輸入端子電流。簡(jiǎn)單的兩晶體管電流鏡主要是依靠?jī)蓚€(gè)大小相同,在相同溫度下具有相同的VBE的晶體管具有相同的漏極或集電極電流來實(shí)現(xiàn)的。電流鏡的一個(gè)重要特性是輸出阻抗相對(duì)較高,因此無論在何種負(fù)載條件下,輸出電流都可以保持恒定不變。電流鏡的另一個(gè)特性是輸入電阻相對(duì)較低,因此無論在何種驅(qū)動(dòng)條件下,輸入電流都可以保持恒定不變。復(fù)制的電流可以而且通常都是一個(gè)不斷變化的信號(hào)電流。電流鏡常用于在放大級(jí)中提供偏置電流和有源負(fù)載。
材料:
ADALM2000主動(dòng)學(xué)習(xí)模塊
無焊面包板
跳線
兩個(gè)1kΩ電阻(阻值盡可能接近,或者測(cè)量到三位數(shù)字或更 )
兩個(gè)小信號(hào)NPN晶體管(2N3904或SSM2212)
一個(gè)雙通道運(yùn)算放大器(例如ADTL082)
兩個(gè)4.7μF解耦電容
說明
可以重復(fù)使用共發(fā)射極BJT曲線量測(cè)儀實(shí)驗(yàn)中使用的基本配置來測(cè)量電流鏡特性。輸入電阻R1和輸出電阻R2現(xiàn)在都是1kΩ。一定要準(zhǔn)確測(cè)量(盡可能使用更多的有效位數(shù))R1和R2的實(shí)際值,以確保準(zhǔn)確測(cè)量電流鏡的輸入和輸出電流。IIN等于W1處的AWG2輸出電壓除以R1的值。IOUT等于ScopeChannel2測(cè)量的電壓除以R2的值。二極管連接的晶體管Q1跨接在Q2的基極和發(fā)射極端子。
在電流鏡配置中,運(yùn)算放大器作為電流鏡輸入(基極)節(jié)點(diǎn)的虛擬地,將來自AWG2(W2)的電壓階躍轉(zhuǎn)化為通過1kΩ電阻的電流階躍。

圖1.電流鏡測(cè)試電路。
如果您不想使用運(yùn)算放大器配置,也可以使用圖2所示的簡(jiǎn)化配置。
圖2.備選的簡(jiǎn)單電流鏡測(cè)試電路。
圖3.電流鏡測(cè)試電路的面包板連接(帶運(yùn)算放大器)。

圖4.簡(jiǎn)單的電流鏡測(cè)試電路的面包板連接。
硬件設(shè)置
加載適用于信號(hào)發(fā)生器的W2通道的stairstep.csv文件,將幅度設(shè)置為3V峰峰值,偏置設(shè)置為1.5V。輸出器件Q2的VCE由示波器輸入1+和1-進(jìn)行差分測(cè)量。電流鏡輸出電流通過1kΩ電阻R2兩端的示波器輸入2+和2–測(cè)量。集電極電壓使用來自AWG1(輸出W1)、頻率為40Hz的三角波形進(jìn)行掃描。如果您要使用運(yùn)算放大器設(shè)置,請(qǐng)確保該器件已正確連接至電源Vp(5V)和Vn(–5V)。
程序步驟
配置示波器以捕獲多個(gè)周期的輸入信號(hào)和輸出信號(hào)。如果您要使用運(yùn)算放大器配置,確保已開啟電源。
使用Scopy工具提供的示波器或通過LTspice?仿真繪制這兩個(gè)波形。下圖提供了示例。

圖5.如Scopy繪圖所示,W2為10kHz頻率時(shí)的電流鏡波形。
現(xiàn)在,將W1的頻率更改為200Hz,然后繪制兩個(gè)波形。對(duì)相同電路使用LTspice仿真的示例如圖6所示。

圖6.如LTspice繪圖所示,W1為200Hz、W2為40Hz時(shí)的電流鏡波形。
帶基極電流補(bǔ)償?shù)碾娏麋R
如圖7所示,通過添加基極電流補(bǔ)償晶體管Q3來修改簡(jiǎn)單的電流鏡電路。使用發(fā)射極跟隨器緩沖器替代將Q1的集電極連接至基極。對(duì)簡(jiǎn)單電流鏡的這種改進(jìn)被稱為發(fā)射極跟隨器增強(qiáng)鏡。發(fā)射極跟隨器緩沖級(jí)(Q2)的電流增益可以大幅降低由Q1和Q2的有限基極電流引起的增益誤差。
硬件設(shè)置
加載適用于信號(hào)發(fā)生器的W2通道的stairstep.csv文件,將幅度設(shè)置為3V峰峰值,偏置設(shè)置為1.5V。輸出器件Q2的VCE由示波器輸入1+和1-進(jìn)行差分測(cè)量。電流鏡輸出電流通過1kΩ電阻R2兩端的示波器輸入2+和2–測(cè)量。集電極電壓使用來自AWG1(輸出W1)、頻率為40Hz的三角波形進(jìn)行掃描。將正電源Vp(+5V)連接至Q3晶體管的集電極。
程序步驟
配置示波器以捕獲多個(gè)周期的輸入信號(hào)和輸出信號(hào)。打開正電源。
使用Scopy工具提供的示波器或通過LTspice仿真繪制這兩個(gè)波形。示例如圖9所示
威爾遜電流鏡
威爾遜電流鏡或威爾遜電流源以喬治·威爾遜的名字命名,是一種改進(jìn)的電流鏡電路配置,旨在提供更恒定的電流源或電流吸收器。它提供更準(zhǔn)確的輸入-輸出電流增益。如圖10所示,將簡(jiǎn)單的電流鏡更改為威爾遜電流鏡。
圖10.威爾遜電流鏡。
硬件設(shè)置
加載適用于信號(hào)發(fā)生器的W2通道的stairstep.csv文件,將幅度設(shè)置為3V峰峰值,偏置設(shè)置為1.5V。輸出器件Q2的VCE由示波器輸入1+和1-進(jìn)行差分測(cè)量。電流鏡輸出電流通過1kΩ電阻R2兩端的示波器輸入2+和2–測(cè)量。集電極電壓使用來自AWG1(輸出W1)、頻率為40Hz的三角波形進(jìn)行掃描。
程序步驟
配置示波器以捕獲多個(gè)周期的輸入信號(hào)和輸出信號(hào)。
使用Scopy工具提供的示波器或通過LTspice仿真繪制這兩個(gè)波形。Scopy波形圖示例如圖12所示。
維德拉電流鏡
如圖13所示,將簡(jiǎn)單的電流鏡更改為維德拉電流鏡。維德拉電流源在基本的雙晶體管電流鏡的基礎(chǔ)上做了改進(jìn),包含僅用于輸出晶體管的發(fā)射極負(fù)反饋電阻,使電流源僅使用中等電阻值就能產(chǎn)生低電流。維德拉電路可與雙極性晶體管或MOS晶體管一起使用。
硬件設(shè)置
加載適用于信號(hào)發(fā)生器的W2通道的stairstep.csv文件,將幅度設(shè)置為3V峰峰值,偏置設(shè)置為1.5V。輸出器件Q2的VCE由示波器輸入1+和1-進(jìn)行差分測(cè)量。電流鏡輸出電流通過1kΩ電阻R2兩端的示波器輸入2+和2–測(cè)量。集電極電壓使用來自AWG1(輸出W1)、頻率為40Hz的三角波形進(jìn)行掃描。
程序步驟
配置示波器以捕獲多個(gè)周期的輸入信號(hào)和輸出信號(hào)。
使用Scopy工具提供的示波器或通過LTspice仿真繪制這兩個(gè)波形。Scopy波形圖示例如圖15所示。
您能說出帶基極電流補(bǔ)償?shù)碾娏麋R電路的一個(gè)優(yōu)點(diǎn)和一個(gè)缺點(diǎn)嗎?
您能說出威爾遜電流鏡的一個(gè)優(yōu)點(diǎn)和一個(gè)缺點(diǎn)嗎?
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 電表互感器匝數(shù)倍率怎么看?2025/9/5 17:05:11
- 顏色傳感器原理及實(shí)際應(yīng)用案例2025/9/5 16:09:23
- 調(diào)諧器和調(diào)制器的區(qū)別2025/9/4 17:25:45
- 有載變壓器和無載變壓器的區(qū)別有哪些2025/9/4 17:13:35
- 什么是晶體諧振器?晶體諧振器的作用2025/9/4 16:57:42
- PCB電磁兼容性(EMC)設(shè)計(jì)核心實(shí)操規(guī)范
- 物聯(lián)網(wǎng)節(jié)點(diǎn)低功耗設(shè)計(jì):信號(hào)鏈中的濾波與功耗管理
- 同步整流中MOSFET的應(yīng)用要點(diǎn)
- 輸出短路對(duì)電源芯片的影響
- 連接器壽命評(píng)估與可靠性設(shè)計(jì)
- PCB電源完整性(PI)設(shè)計(jì)核心實(shí)操規(guī)范
- 多層PCB疊層設(shè)計(jì)核心實(shí)操規(guī)范
- 提高M(jìn)OSFET效率的電路優(yōu)化方法
- 電源管理IC在智能家居中的應(yīng)用
- 差分信號(hào)連接器設(shè)計(jì)要點(diǎn)









