PCB技術指南之反射信號
出處:JLCS 發(fā)布于:2020-09-08 16:48:49
如果一根走線沒有被正確終結(終端匹配),那么來自于驅動端的信號脈沖在接收端被反射,從而引發(fā)不預期效應,使信號輪廓失真。當失真變形非常顯著時可導致多種錯誤,引起設計失敗。同時,失真變形的信號對噪聲的敏感性增加了,也會引起設計失敗。如果上述情況沒有被足夠考慮,EMI將顯著增加,這就不單單影響自身設計結果,還會造成整個系統(tǒng)的失敗。
反射信號產(chǎn)生的主要原因:過長的走線;未被匹配終結的傳輸線,過量電容或電感以及阻抗失配。
5.2 延時和時序錯誤
信號延時和時序錯誤表現(xiàn)為:信號在邏輯電平的高與低門限之間變化時保持一段時間信號不跳變。過多的信號延時可能導致時序錯誤和器件功能的混亂。
通常在有多個接收端時會出現(xiàn)問題。電路設計師必須確定 壞情況下的時間延時以確保設計的正確性。信號延時產(chǎn)生的原因:驅動過載,走線過長。
5.3 多次跨越邏輯電平門限錯誤
信號在跳變的過程中可能多次跨越邏輯電平門限從而導致這一類型的錯誤。多次跨越邏輯電平門限錯誤是信號振蕩的一種特殊的形式,即信號的振蕩發(fā)生在邏輯電平門限附近,多次跨越邏輯電平門限會導致邏輯功能紊亂。反射信號產(chǎn)生的原因:過長的走線,未被終結的傳輸線,過量電容或電感以及阻抗失配。
上一篇:PCB技術指南之插入式封裝技術
下一篇:幾種PCB電路板散熱方式,收藏
版權與免責聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權均屬于維庫電子市場網(wǎng),轉載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關法律責任。
本網(wǎng)轉載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔此類作品侵權行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉載時,必須保留本網(wǎng)注明的作品出處,并自負版權等法律責任。
如涉及作品內(nèi)容、版權等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關權利。
- PCB電磁兼容性(EMC)設計核心實操規(guī)范2026/4/15 14:39:47
- 多層PCB疊層設計核心實操規(guī)范2026/4/14 16:02:09
- PCB焊盤與過孔設計核心實操規(guī)范(含可焊性與可靠性保障)2026/4/13 16:14:19
- 高速PCB信號完整性(SI)設計核心實操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設計與干擾抑制核心實操規(guī)范2026/4/9 10:38:43









