掌握pcb layout 設(shè)計六大技巧,制圖更輕松!
出處:電子發(fā)燒友網(wǎng) 發(fā)布于:2019-05-30 13:43:03
將PCB原理圖傳遞給版圖(layout)設(shè)計時需要考慮的六件事。提到的所有例子都是用Multisim設(shè)計環(huán)境開發(fā)的,不過在使用不同的EDA工具時相同的概念同樣適用哦!
初始原理圖傳遞
通過網(wǎng)表文件將原理圖傳遞到版圖環(huán)境的過程中還會傳遞器件信息、網(wǎng)表、版圖信息和初始的走線寬度設(shè)置。
下面是為版圖設(shè)計階段準備的一些推薦步驟:
1.將柵格和單位設(shè)置為合適的值。為了對元器件和走線實現(xiàn)更加精細的布局控制,可以將器件柵格、敷銅柵格、過孔柵格和SMD柵格設(shè)計為1mil。
2.將電路板外框空白區(qū)和過孔設(shè)成要求的值。PCB制造商對盲孔和埋孔設(shè)置可能有特定的值或標稱推薦值。
3.根據(jù)PCB制造商能力設(shè)置相應的焊盤/過孔參數(shù)。大多數(shù)PCB制造商都能支持鉆孔直徑為10mil和焊盤直徑為20mil的較小過孔。
4.根據(jù)要求設(shè)置設(shè)計規(guī)則。
5.為常用層設(shè)置定制的快捷鍵,以便在布線時能快速切換層(和創(chuàng)建過孔)。
處理原理圖傳遞過程中的錯誤
在原理圖傳遞過程中常見的一種錯誤是不存在或不正確的封裝指配。需要注意的是:
如果原理圖中有個器件沒有封裝,會彈出一條告警消息,指示虛擬元件無法被導出。在這種情況下,沒有默認的封裝信息會傳遞到版圖,元件將從版圖中簡單地刪除掉。
如果封裝傳遞過去了,但不能正確匹配有效的封裝形狀,那么在傳遞過程中也會產(chǎn)生指示失配的告警消息。
在原理圖中糾正封裝分配,或為任何器件創(chuàng)建一個有效的封裝。糾正后再執(zhí)行前向標注步驟,以更新和同步設(shè)計信息。
通過標注更新設(shè)計
標注是將設(shè)計更改從原理圖傳遞到版圖或從版圖傳遞到原理圖的過程。后向標注(版圖到原理圖)和前向標注(原理圖到版圖)是保持設(shè)計準確的關(guān)鍵。
為了保護已經(jīng)完成的工作,需要在任何重要的前向或反向標注步驟之前進行當前版本原理圖和版圖文件的備份和存檔。
不要試圖在原理圖和版圖中同時進行更改。只對設(shè)計的一個部分進行更改(要么是原理圖,要么是版圖),然后執(zhí)行正確的標注步驟以同步設(shè)計數(shù)據(jù)。
給器件重新編號
器件重新編號是指把PCB上的元件以特定順序重新編號的一個功能。參考標號應該按PCB上面從上往下、從左到右的方向排序。這樣可以在裝配、測試和查錯過程中更加容易定位板上的器件位置。
處理一刻的器件或網(wǎng)表更改
一刻的PCB器件或網(wǎng)表更改是不可取的,但有時因為器件可用性問題或檢測到一刻設(shè)計錯誤而不得不為之。如果需要更改的是元件或網(wǎng)表,那應該在原理圖中做,然后通過正向標注到版圖工具。
下面是一些技巧:
1、如果在版圖設(shè)計開始之后增加一個新的器件(如開漏輸出上增加一個上拉電阻),那就從原理圖中給設(shè)計增加電阻和網(wǎng)絡(luò)。在經(jīng)過正向標注后,電阻將作為一個未布局的元件顯示在電路板外框外,同時顯示飛線指示連接網(wǎng)絡(luò)。接下來將元件移到電路板外框內(nèi),并進行正常的布線。
2、后向標注與參考標號更改可以很好地協(xié)同工作,比如后版圖重新編號。
通過高亮選擇定位器件
在PCB布局過程中,可以在原理圖中瀏覽特定的元件或走線的一種方法是使用‘高亮選擇’功能。這個功能可以讓你選擇一個元件或一條走線(或多個對象),然后查看它們在原理圖中的位置。
這個功能在匹配旁路電容和它們對應的IC連接時尤其有用。反過來,也可以在瀏覽原理圖時定位版圖中的特定元件或走線。
版權(quán)與免責聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔此類作品侵權(quán)行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負版權(quán)等法律責任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 多層PCB疊層設(shè)計核心實操規(guī)范2026/4/14 16:02:09
- PCB焊盤與過孔設(shè)計核心實操規(guī)范(含可焊性與可靠性保障)2026/4/13 16:14:19
- 高速PCB信號完整性(SI)設(shè)計核心實操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(DFM)核心實操規(guī)范2026/4/8 10:41:07









