評(píng)估高分辨率ADC時(shí)采用低抖動(dòng)時(shí)鐘源的必要性
出處:電子設(shè)計(jì) 發(fā)布于:2018-08-28 14:06:03
通常,它需要一個(gè)可具有高達(dá) 1nsRMS 抖動(dòng)的函數(shù)發(fā)生器。常常需要采用一個(gè)高質(zhì)量的 RF 發(fā)生器或晶體振蕩器以從 16 或 18 位 ADC 獲得的 SNR 值,即使在相對(duì)較低的輸入頻率下也不例外。本文我將使用安裝了 LTC2389-18 2.5Msps 18 位 ADC 和 LTC PScope 軟件的 DC1826A-A 演示板,來(lái)說(shuō)明抖動(dòng)對(duì)于 SNR 性能的影響以及怎樣降低一個(gè)噪聲時(shí)鐘源的抖動(dòng)。
作為基線,DC1826A-A 的時(shí)鐘輸入采用一個(gè)羅德與施瓦茨 SMB100A RF 發(fā)生器來(lái)驅(qū)動(dòng),并由 Stanford Research SR1 提供模擬輸入。結(jié)果是圖 1 中的 PScope 數(shù)據(jù),其產(chǎn)生一個(gè) 98.247dBFS SNR。
圖 1:基線 FFT 顯示:對(duì)于 LTC2389-18,SNR 為 98.247dBFS
該 SNR 是通過(guò)將低于全標(biāo)度的輸入電平 (-1.047dBFS) 加至已測(cè) SNR 獲得的。ADC 之 CNV 輸入端上的 18.8psRMS 抖動(dòng)可采用一臺(tái) Agilent Infiniium 9000 系列示波器或同等檔次的示波器進(jìn)行測(cè)量?;诙秳?dòng)和輸入頻率的 SNR 理論極限值為
20 * log (2 * π * fIN * tjitter)
其中:
tjitter 為 RMS 抖動(dòng)
fIN 為輸入頻率
代入針對(duì)該例的數(shù)值得出的 SNR 為
20 * log (2 * π * 20kHz * 18.8ps) = 112.5dB
隨后必須將該值與 ADC SNR 進(jìn)行 RMS 求和運(yùn)算以產(chǎn)生一個(gè)有效 SNR。查看 LTC2389 的產(chǎn)品手冊(cè),在 2kHz 頻率下用于演示板電路 (圖 7a 和 7b) 的典型 SNR 為 98.8dB。
“LTC2389
LTC2389 的產(chǎn)品手冊(cè),圖 7a 和 7b
產(chǎn)品手冊(cè)中給出的“SNR 與輸入頻率的關(guān)系曲線”顯示:在本實(shí)驗(yàn)所采用的 20kHz 輸入頻率下,SNR 產(chǎn)生大約 0.3dB 的滾降,因此 98.8dB 的數(shù)字將調(diào)節(jié)至 98.5dB。98.5dB 與 112.5dB 的 RMS 之和為 98.3dB,這近似于圖 1 中獲得的結(jié)果。
“圖
圖 2:DC1826A-A 之 CNV 輸入端上的 RMS 抖動(dòng) (采用 SMB100A 時(shí)鐘源)
既然已經(jīng)獲得了一個(gè)基線 SNR 測(cè)量結(jié)果,那么假如使用一個(gè)具較高抖動(dòng)的時(shí)鐘源會(huì)發(fā)生什么呢? 如圖 3 所示,當(dāng)采用 XXXX-YYYYY (制造商及型號(hào)隱去) 發(fā)生器時(shí),測(cè)得的抖動(dòng)為 76.5psRMS。在該抖動(dòng)水平下的SNR 理論極限值為 100.3dB,當(dāng)其與 LTC2389-18 的 98.5dB 進(jìn)行 RMS 求和運(yùn)算時(shí),得出的結(jié)果為 96.3dB。
圖 3:噪聲時(shí)鐘源在 DC1826A-A 的 CNV 輸入端上產(chǎn)生 76.5psRMS 抖動(dòng)
圖 4 的 PScope 截屏中示出的 96.2dBFS 測(cè)量 SNR 基本吻合。在相對(duì)較低的 20kHz 輸入頻率下,SNR 指標(biāo)降低了 2dB,且附加的時(shí)鐘抖動(dòng)小于 60ps。在 100kHz 輸入頻率下,SNR 將降至 86dB。
圖 4:采用噪聲時(shí)鐘源時(shí) LTC2389-18 的 SNR 指標(biāo)降低至 96.2dBFS
問(wèn):噪聲時(shí)鐘源 (例如:剛剛檢查的時(shí)鐘源) 上的抖動(dòng)可以減低嗎?
采用先前的時(shí)鐘源,在時(shí)鐘的輸出和演示板的時(shí)鐘輸入之間插入一個(gè) TTE 低通濾波器。測(cè)得的時(shí)鐘抖動(dòng)減小至 54.7psRMS (如圖 5 所示),而終的 SNR 則改善至 96.8dBFS (如圖 6 給出的 PScope 截屏所示)。
圖 5:噪聲時(shí)鐘源的低通濾波降低了 CNV 輸入端上的抖動(dòng)
圖 6:噪聲時(shí)鐘源的低通濾波輕微改善了 SNR
雖然取得了小幅改善,但其仍然不如基線 SNR 測(cè)量結(jié)果那么好。接著,插入一個(gè) TTE 帶通濾波器以替代低通濾波器?,F(xiàn)在,測(cè)得的時(shí)鐘抖動(dòng)為 16.7psRMS (如圖 7 所示),而 SNR 的測(cè)量結(jié)果則顯著地改善至 98.3dBFS (如圖 8 給出的 PScope 截屏所示)。測(cè)得的 SNR 此時(shí)與基線 SNR 測(cè)量值相同。
圖 7:TTE 帶通濾波器極大地降低了抖動(dòng)
圖 8:TTE 帶通濾波器顯著地改善了 LTC2389-18 的 SNR 指標(biāo)
現(xiàn)在可以很容易的了解在評(píng)估高分辨率 ADC 時(shí)采用低抖動(dòng)時(shí)鐘源的必要性。如果您現(xiàn)有可用的時(shí)鐘源不具備足夠低的抖動(dòng),那么通過(guò)利用一個(gè)優(yōu)良的帶通濾波器對(duì)時(shí)鐘實(shí)施濾波仍然能夠獲得上佳的 SNR 測(cè)量結(jié)果。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 數(shù)字電源控制與傳統(tǒng)模擬控制的深度對(duì)比2026/2/2 11:06:56
- 模擬信號(hào)調(diào)理電路技術(shù)設(shè)計(jì)與選型運(yùn)維指南2025/12/30 10:08:16
- 運(yùn)算放大器壓擺率的核心要點(diǎn)2025/9/5 16:27:55
- 深度剖析放大器穩(wěn)定系數(shù) K 與 Mu 的差異2025/9/2 16:44:05
- 什么是運(yùn)算放大器失調(diào)電流2025/9/1 17:01:22
- PCB電源完整性(PI)設(shè)計(jì)核心實(shí)操規(guī)范
- 多層PCB疊層設(shè)計(jì)核心實(shí)操規(guī)范
- 提高M(jìn)OSFET效率的電路優(yōu)化方法
- 電源管理IC在智能家居中的應(yīng)用
- 差分信號(hào)連接器設(shè)計(jì)要點(diǎn)
- PCB焊盤(pán)與過(guò)孔設(shè)計(jì)核心實(shí)操規(guī)范(含可焊性與可靠性保障)
- 汽車電子常用電子元器件選型指南
- MOSFET驅(qū)動(dòng)與隔離方案設(shè)計(jì)
- 高溫環(huán)境下電源IC選型建議
- 安防監(jiān)控設(shè)備連接器應(yīng)用分析









