LDO基礎(chǔ)知識(shí):電源抑制比
出處:維庫電子市場網(wǎng) 發(fā)布于:2023-06-21 16:48:22
低壓差線性穩(wěn)壓器(LDO)的優(yōu)點(diǎn)之一是它們能夠衰減開關(guān)模式電源產(chǎn)生的電壓紋波。這對鎖相環(huán)(PLL)和時(shí)鐘等信號調(diào)節(jié)器件在內(nèi)的數(shù)據(jù)轉(zhuǎn)換器尤為重要,因?yàn)樵肼曤娫措妷簳?huì)影響性能。我的同事Xavier Ramus在博客中介紹了噪音對信號調(diào)節(jié)設(shè)備的不利影響:減少高速信號鏈電源問題。然而,電源抑制比(PSRR)仍然通常被誤認(rèn)為單一的靜態(tài)值。在這篇文章中,我將嘗試說明什么是PSRR以及影響它的變量有哪些。
什么是PSRR?
PSRR是許多LDO數(shù)據(jù)手冊中的公共技術(shù)要求。它規(guī)定了某個(gè)頻率的AC元件從輸入到LDO輸出的衰減程度。公式1表示PSRR為:
該等式告訴您衰減越高,每分貝的PSRR值越高。(應(yīng)該指出的是,一些供應(yīng)商會(huì)使用負(fù)號來表示衰減。大多數(shù)供應(yīng)商,包括德州儀器都不這樣用。)
在數(shù)據(jù)手冊的電氣特性表中找到頻率為120Hz或1kHz的PSRR并不罕見。但是,單獨(dú)使用此規(guī)范可能對確定指定LDO是否符合您的過濾要求沒有多大幫助。讓我們來看看為什么這么說。
確定您的應(yīng)用程序的PSRR
圖1展示了一個(gè)從12V電源軌調(diào)節(jié)4.3V的DC / DC轉(zhuǎn)換器,。其次是TPS717,一款高PSRR LDO,用于調(diào)節(jié)3.3V電源軌。在4.3V電源軌上,開關(guān)產(chǎn)生的紋波達(dá)到±50mV。LDO的PSRR將決定 TPS717輸出端的紋波量。
為了確定衰減程度,您必須首先知道波紋在哪個(gè)頻率出現(xiàn)。假設(shè)這個(gè)例子頻率為1MHz,因?yàn)樗锰幱诔S瞄_關(guān)頻率范圍的中間。您可以看到,指定為120Hz或1kHz的PSRR值無助于此分析。相反,您必須參考圖2中的PSRR圖。
在下列條件下,1MHz時(shí)的PSRR指定為45dB:
IOUT = 150mA
VIN – VOUT = 1V
COUT = 1μF
假設(shè)這些條件符合你自己的條件。在這種情況下,45dB相當(dāng)于178的衰減系數(shù)。您可以預(yù)定輸入端的±50mV紋波在輸出端被壓縮至±281μV。
改變條件
但假設(shè)您改變了條件,并決定將VIN - VOUT delta降至250mV,以便更有效地進(jìn)行調(diào)節(jié)。然后您需要查看圖3中的曲線。
您可以看到,在所有其他條件保持不變的情況下,1MHz時(shí)的PSRR降至23dB,或者說衰減系數(shù)為14。這是由于CMOS通道元件進(jìn)入三極管(或線性)區(qū)域; 也就是說,隨著VIN - VOUT三角接近壓差電壓,PSRR開始下降。(請記住,壓差電壓是關(guān)于輸出電流以及其他因素的函數(shù)。因此,較低的輸出電流會(huì)降低壓差并有助于提高PSRR。)
將輸出電容從1μF增加到10μF,盡管VIN-VOUT增量保持在250mV,1MHz時(shí)的PSRR增加到了42dB。曲線中的高頻峰已經(jīng)向左移動(dòng)。這是由于輸出電容器的阻抗特性導(dǎo)致的。通過適當(dāng)調(diào)整輸出電容的大小,您可以調(diào)整或增加衰減,使之與特定的開關(guān)噪聲頻率一致。
轉(zhuǎn)動(dòng)所有旋鈕
只需調(diào)整VIN - VOUT和輸出電容,就可以改善特定應(yīng)用的PSRR。但這絕不是影響PSRR的變量。表1展示了各種影響因素。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)2026/4/10 11:03:45
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)2026/4/9 10:06:18
- AC-DC電源模塊選型指南2026/4/8 10:35:45
- 如何選擇適合你項(xiàng)目的AC-DC電源轉(zhuǎn)換方案?2026/4/8 10:15:39
- 開關(guān)電源的工作原理與基本結(jié)構(gòu)2026/4/3 14:25:27
- 高速PCB信號完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析









