全新“RTL-to-GDSII”產(chǎn)品通過Fusion of Synthesis和布局布線重新定義IC設(shè)計重點：
　　·  Fusion Compiler是業(yè)界的RTL-to-GDSII產(chǎn)品，采用統(tǒng)一、可擴展的數(shù)據(jù)模型，搭載同類優(yōu)化引擎，以及基于業(yè)界golden signoff工具的分析能力。
　　·  Fusion Compiler是基于RTL-to-GDSII的單座艙（single-cockpit）解決方案，能夠為設(shè)計工程師提供的效率和靈活性。
　　·  Fusion Compiler獨特的架構(gòu)能夠在邏輯綜合和布局布線過程中共享技術(shù)，從而實現(xiàn)前所未有的設(shè)計融合。
　　·  眾多的半導(dǎo)體公司已經(jīng)部署了這款產(chǎn)品，并在傳統(tǒng)及先進(jìn)工藝節(jié)點下成功流片。
　　   新思科技（Synopsys, Inc.，納斯達(dá)克股票市場代碼： SNPS）宣布，推出創(chuàng)新性的RTL-to-GDSII產(chǎn)品Fusion Compiler，推動數(shù)字設(shè)計邁進(jìn)新紀(jì)元。通過把新型高容量綜合技術(shù)與IC Compiler II行業(yè)的布局布線技術(shù)相結(jié)合，F(xiàn)usion Compiler能夠更好地預(yù)測QoR，以應(yīng)對行業(yè)設(shè)計所帶來的挑戰(zhàn)。該架構(gòu)能夠在RTL-to-GDSII流程中共享技術(shù)，從而形成一套高度收斂的系統(tǒng)，能夠?qū)oR提升20％，TTR縮短2倍。Fusion Compiler已經(jīng)在市場的半導(dǎo)體公司進(jìn)行了流片驗證，并已被證明能夠提供質(zhì)量的設(shè)計。同時Fusion Compiler提供的RTL-to-GDSII的單座艙（single-cockpit）解決方案，可實現(xiàn)高效率、靈活性和吞吐量，以限度地提高功率、性能和面積（PPA），從而應(yīng)對挑戰(zhàn)性的設(shè)計。
　　新思科技芯片設(shè)計事業(yè)部聯(lián)席總經(jīng)理Sassine Ghazi 表示：“為了推出具有市場影響力的下一代產(chǎn)品，必須重新評估如何提高設(shè)計生產(chǎn)力，如何獲得更好的QoR。而Fusion Compiler正是這一思想的成果，其結(jié)合了IC Compiler II的技術(shù)，新穎、高容量綜合技術(shù)以及我們業(yè)界的golden signoff技術(shù)，并將這些技術(shù)融合到統(tǒng)一可擴展的數(shù)據(jù)模型中，可以在短的時間內(nèi)提供同類的設(shè)計實現(xiàn)質(zhì)量?！?br /> 　　東芝副總裁Seiichi Mori表示：“東芝一直專注于加強從時序設(shè)計到物理設(shè)計的產(chǎn)品開發(fā)過程。我們在芯片設(shè)計上評估了Fusion Compiler工具，獲得了非常好的結(jié)果，現(xiàn)在正在將其部署到真實的設(shè)計中。這項技術(shù)的強大功能對于設(shè)計未來的基于Fin FET的汽車電子至關(guān)重要。得益于Fusion Compiler，東芝實現(xiàn)了預(yù)定的設(shè)計目標(biāo)并完成了流片。與傳統(tǒng)技術(shù)相比較，采用Fusion Compiler時序違規(guī)減少了33％、面積減少了10％、泄漏功耗減少了30％，同時TTR縮短了一半。我們已經(jīng)完成了Fusion Compiler在東芝設(shè)計環(huán)境中的集成，并將其部署到即將推出的芯片設(shè)計中。”
　　三星SARC和ACL部門副總裁Michael Goddard表示：“隨著細(xì)分市場設(shè)計復(fù)雜性不斷增加，實現(xiàn)的產(chǎn)品性能以及水平的可預(yù)測性的要求也不斷增加。借助于Fusion Compiler，在我們即將推出的芯片的關(guān)鍵模塊上獲得了更好的PPA，其中性能提高了10％、泄漏功耗降低了10％、動態(tài)功耗降低了2％到5％、面積減少了2％到3％。此外，從synthesis到signoff的一致性減少了設(shè)計迭代，確保滿足產(chǎn)品進(jìn)度。”
　　Fusion Compiler基于統(tǒng)一、高度可擴展的數(shù)據(jù)模型構(gòu)建而成，支持signoff分析、優(yōu)化、時鐘數(shù)據(jù)并發(fā)優(yōu)化、時鐘拓?fù)鋭?chuàng)建以及布線引擎。這些同類的引擎構(gòu)成了統(tǒng)一的優(yōu)化框架，成為Fusion Compiler可預(yù)測流程的。其架構(gòu)還支持在RTL-to-GDSII設(shè)計流程中共享多種先進(jìn)技術(shù)，過去僅在布局布線中使用的技術(shù)現(xiàn)在可以在綜合期間使用，反之亦然，從而獲得更好的時序、功耗和面積。
　　Socionext芯片設(shè)計部總經(jīng)理Taichiro Sasabe表示：“Socionext長期以來一直是各種創(chuàng)新技術(shù)的早期采用者，這些技術(shù)帶來了切實的成果，加快了產(chǎn)品的上市速度。對Fusion Compiler的早期評估顯示，與以前的方法相比較，明顯具有更好的全流程可預(yù)測性、更快的全流程周轉(zhuǎn)時間以及更好的時序QoR。我們正在與新思科技合作部署這套創(chuàng)新性的RTL-to-GDSII解決方案，將其應(yīng)用到關(guān)鍵項目的物理設(shè)計，使新產(chǎn)品更快地推向市場。”