在電子電路設計中，干擾的存在讓設計者們苦不堪言，干擾會導致電路發(fā)生異常，甚至會導致終的產(chǎn)品無法正常使用。如何巧妙地減少甚至避免干擾始終是設計者們關心的重點，其中單片機的抗干擾設計就是較為重要的一環(huán)，本文將為大家介紹與上拉電阻有關的單片機抗干擾。
    想要實現(xiàn)單片機剛干擾，首先要綜合考慮各I/O口的輸入阻抗，采集速率等因素設計I/O口的外圍電路。一般決定一個I/O口的輸入阻抗有3種情況。
    種情況：I/O口有上拉電阻，上拉電阻值就是I/O口的輸入阻抗。人們大多用4K-20K電阻做上拉，（PIC的B口內(nèi)部上拉電阻約20K）。
    由于干擾信號也遵循歐姆定律，所以在越存在干擾的場合，選擇上拉電阻就要越小,因為干擾信號在電阻上產(chǎn)生的電壓就越小。
    由于上拉電阻越小就越耗電，所以在家用設計上，上拉電阻一般都是10-20K，而在強干擾場合上拉電阻甚至可以低到1K。（如果在強干擾場合要拋棄B口上拉功能，一定要用外部上拉。）
    第二種：I/O口與其它數(shù)字電路輸出腳相連，此時I/O口輸入阻抗就是數(shù)字電路輸出口的阻抗，一般是幾十到幾百歐。
    可以看出用數(shù)字電路做中介可以把阻抗減低到理想，在許多工業(yè)控制板上可以看見大量的數(shù)字電路就是為了保證性能和保護MCU。
    第三種：I/O口并聯(lián)了小電容。
    由于電容是通交流阻直流的，并且干擾信號是瞬間產(chǎn)生，瞬間熄滅的，所以電容可以把干擾信號濾除。但代價是造成I/O口收集信號的速率下降，比如在串口上并電容是絕不可取的，因為電容會把數(shù)字信號當干擾信號濾掉。
    對于一些特殊器件，如檢測開關、霍爾元件等，是能夠進行并電容設計的，這主要是因為其開關量的變化較為遲緩，并不能形成很高的速率，所以即便電路中并聯(lián)電容，對信號的采集也是不會有任何影響的。本文主主要對于上拉電阻有關的如何規(guī)避單片機干擾進行了介紹，正被單片機干擾困擾的朋友不妨花上幾分鐘閱讀，相信一定會有所收獲。