為何PCB電路板需要有測(cè)試點(diǎn)?
出處:維庫(kù)電子市場(chǎng)網(wǎng) 發(fā)布于:2016-08-16 11:52:10
可是在大量生產(chǎn)的工廠里沒有辦法讓你用電表慢慢去量測(cè)每一片板子上的每一顆電阻、電容、電感、甚至是IC的電路是否正確,所以就有了所謂的ICT(In-Circuit-Test)自動(dòng)化測(cè)試機(jī)臺(tái)的出現(xiàn),它使用多根探針(一般稱之為「針床(Bed-Of-Nails)」治具)同時(shí)接觸板子上所有需要被量測(cè)的零件線路,然后經(jīng)由程控以序列為主, 并列為輔的方式循序量測(cè)這些電子零件的特性,通常這樣測(cè)試一般板子的所有零件只需要1~2分鐘左右的時(shí)間可以完成,視電路板上的零件多寡而定,零件越多時(shí)間越長(zhǎng)。
但是如果讓這些探針直接接觸到板子上面的電子零件或是其焊腳,很有可能會(huì)壓毀一些電子零件,反而適得其反,所以聰明的工程師就發(fā)明了「測(cè)試點(diǎn)」,在零件的兩端額外引出一對(duì)圓形的小點(diǎn),上面沒有防焊(mask),可以讓測(cè)試用的探針接觸到這些小點(diǎn),而不用直接接觸到那些被量測(cè)的電子零件。
早期在電路板上面還都是傳統(tǒng)插件(DIP)的年代,的確會(huì)拿零件的焊腳來當(dāng)作測(cè)試點(diǎn)來用,因?yàn)閭鹘y(tǒng)零件的焊腳夠強(qiáng)壯,不怕針扎,可是經(jīng)常會(huì)有探針接觸不良的誤判情形發(fā)生,因?yàn)橐话愕碾娮恿慵?jīng)過波峰焊(wave soldering)或是SMT吃錫之后,在其焊錫的表面通常都會(huì)形成一層錫膏助焊劑的殘留薄膜,這層薄膜的阻抗非常高, 常常會(huì)造成探針的接觸不良,所以當(dāng)時(shí)經(jīng)??梢姰a(chǎn)線的測(cè)試作業(yè)員,經(jīng)常拿著空氣噴槍拼命的吹,或是拿酒精擦拭這些需要測(cè)試的地方。
其實(shí)經(jīng)過波峰焊的測(cè)試點(diǎn)也會(huì)有探針接觸不良的問題。 后來SMT盛行之后,測(cè)試誤判的情形就得到了很大的改善,測(cè)試點(diǎn)的應(yīng)用也被大大地賦予重任,因?yàn)镾MT的零件通常很脆弱,無法承受測(cè)試探針的直接接觸壓力,使用測(cè)試點(diǎn)就可以不用讓探針直接接觸到零件及其焊腳,不但保護(hù)零件不受傷害,也間接大大地提升測(cè)試的可靠度,因?yàn)檎`判的情形變少了。
不過隨著科技的演進(jìn),電路板的尺寸也越來越小,小小地電路板上面光要擠下這么多的電子零件都已經(jīng)有些吃力了,所以測(cè)試點(diǎn)占用電路板空間的問題,經(jīng)常在設(shè)計(jì)端與制造端之間拔河,不過這個(gè)議題等以后有機(jī)會(huì)再來談。測(cè)試點(diǎn)的外觀通常是圓形,因?yàn)樘结樢彩菆A形,比較好生產(chǎn),也比較容易讓相鄰探針靠得近一點(diǎn),這樣才可以增加針床的植針密度。
使用針床來做電路測(cè)試會(huì)有一些機(jī)構(gòu)上的先天上限制,比如說:探針的直徑有一定極限,太小直徑的針容易折斷毀損。
針間距離也有一定限制,因?yàn)槊恳桓樁家獜囊粋€(gè)孔出來,而且每根針的后端都還要再焊接一條扁平電纜,如果相鄰的孔太小,除了針與針之間會(huì)有接觸短路的問題,扁平電纜的干涉也是一大問題。
某些高零件的旁邊無法植針。 如果探針距離高零件太近就會(huì)有碰撞高零件造成損傷的風(fēng)險(xiǎn),另外因?yàn)榱慵^高,通常還要在測(cè)試治具針床座上開孔避開,也間接造成無法植針。電路板上越來越難容納的下所有零件的測(cè)試點(diǎn)。
由于板子越來越小,測(cè)試點(diǎn)多寡的存廢屢屢被拿出來討論,現(xiàn)在已經(jīng)有了一些減少測(cè)試點(diǎn)的方法出現(xiàn),如 Net test、Test Jet、Boundary Scan、JTAG等;也有其它的測(cè)試方法想要取代原本的針床測(cè)試,如AOI、X-Ray,但目前每個(gè)測(cè)試似乎都還無法100%取代ICT。
關(guān)于ICT的植針能力應(yīng)該要詢問配合的治具廠商,也就是測(cè)試點(diǎn)的直徑及相鄰測(cè)試點(diǎn)的距離,通常多會(huì)有一個(gè)希望的值與能力可以達(dá)成的值,但有規(guī)模的廠商會(huì)要求測(cè)試點(diǎn)與測(cè)試點(diǎn)間距離不可以超過多少點(diǎn),否則治具還容易毀損。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(jì)(DFM)核心實(shí)操規(guī)范2026/4/8 10:41:07
- PCB測(cè)試點(diǎn)設(shè)計(jì)與檢測(cè)適配核心實(shí)操規(guī)范2026/4/7 11:55:25
- PCB散熱設(shè)計(jì)與熱管理核心實(shí)操規(guī)范2026/4/3 14:38:57
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析









