在很多電源系統(tǒng)當(dāng)中，電磁干擾問題都是開發(fā)者需要面對(duì)的嚴(yán)重問題之一，在DSP系統(tǒng)中更是如此，在DSP系統(tǒng)中，如果想要解決EMI問題，需要從多個(gè)層面來進(jìn)行考慮。本文就將從串?dāng)_和傳輸線效應(yīng)的方面來介紹DSP系統(tǒng)中的噪聲與EMI問題。
    串?dāng)_及傳輸線效應(yīng)
    信號(hào)間的干擾，即串?dāng)_，可以通過電磁輻射在印制線間傳播。這也可能由電源和地平面上的無用信號(hào)以電氣的形式產(chǎn)生。串?dāng)_與印制線間距的平方成反比。因此，為了將串?dāng)_減到，單端信號(hào)的布線間距應(yīng)至少是印制線寬度的2倍。對(duì)于像以太網(wǎng)和USB這類的差分信號(hào)，印制線間距需要與印制線寬度相同，目的是能夠與差分阻抗相匹配。關(guān)鍵信號(hào)可以用地和電源平面進(jìn)行屏蔽，或者在改板時(shí)增加與信號(hào)并行的地線。
    有些信號(hào)還產(chǎn)生引起串?dāng)_的高頻諧波。由于輻射的能量正比于信號(hào)的上升和下降時(shí)間，較慢的上升或下降時(shí)間引起的干擾將較小。圖1顯示出視頻干擾的實(shí)例，這些干擾可能由內(nèi)部時(shí)鐘的輻射所引起。在北美地區(qū)第二頻道中，18.432MHz的音頻時(shí)鐘的三次諧波，將產(chǎn)生如圖中左側(cè)所示的干擾。通過在音頻時(shí)鐘印制線上增加一個(gè)串聯(lián)電阻來放慢時(shí)鐘的上升和下降時(shí)間，減小了干擾，其結(jié)果如圖1中的右側(cè)所示。不過，設(shè)計(jì)師需要了解定時(shí)裕度，以便于將上升和下降沿降低到系統(tǒng)所允許的限度內(nèi)。

    圖1解決音視頻串?dāng)_

與串?dāng)_相關(guān)的是傳輸線效應(yīng)，這種效應(yīng)在高速印制線變成產(chǎn)生輻射干擾的發(fā)射器時(shí)產(chǎn)生。通常，當(dāng)信號(hào)的上升時(shí)間小于傳播延遲的2倍時(shí)，印制線才發(fā)射信號(hào)。這就暗示出了一個(gè)經(jīng)驗(yàn)，即為了減小傳播延遲，印制線的長(zhǎng)度應(yīng)盡可能短。另一個(gè)是合理的信號(hào)端接將減慢信號(hào)的上升時(shí)間，從而將反射引起的過沖和欠沖減到。圖2顯示了如何利用并行端接來校正電平并將傳輸線效應(yīng)減到。

    圖2利用端接將傳輸線效應(yīng)減到

設(shè)計(jì)師可能會(huì)質(zhì)疑，既然芯片內(nèi)部已經(jīng)集成了電阻，在外部端接負(fù)載電阻是否還有其重要性。實(shí)際上，除了控制傳輸線效應(yīng)外，外部電阻還可以實(shí)現(xiàn)信號(hào)完整性的精密調(diào)整。DSP無法與電路板阻抗完全匹配，因此端接負(fù)載可以減小源電流，以及上升和下降時(shí)間。
    與外部端接負(fù)載電阻一樣，外部的上拉和下拉電阻也是重要的。對(duì)于無連接的引腳來說，雖然內(nèi)部的上拉和下拉電阻是足夠的，但高速開關(guān)噪聲能夠傳過來，并會(huì)誤觸發(fā)連接端上的內(nèi)部邏輯。
    以上內(nèi)容，就是從串?dāng)_以及傳輸線的角度，來對(duì)電路中EMI的干擾進(jìn)行避免的方法，希望大家能通過閱讀本文，對(duì)DSP系統(tǒng)中的EMI規(guī)避有一定的了解。