pcb電路設(shè)計(jì)中的常見問(wèn)題
出處:維庫(kù)電子市場(chǎng)網(wǎng) 發(fā)布于:2016-06-27 14:52:10
pcb電路設(shè)計(jì)者需要根據(jù)電路原理圖,在pcb電路設(shè)計(jì)中實(shí)現(xiàn)所需要的功能。pcb電路設(shè)計(jì)是一項(xiàng)很復(fù)雜、技術(shù)性很強(qiáng)的工作,通常pcb電路設(shè)計(jì)初級(jí)者都會(huì)遇到非常多問(wèn)題,(本文列好“pcb電路設(shè)計(jì)中的常見問(wèn)題”)也希望pcb電路設(shè)計(jì)者們都需要通過(guò)不斷的學(xué)習(xí)和經(jīng)驗(yàn)積累,能夠在次的電路設(shè)計(jì)中不斷提升,達(dá)到優(yōu)良的電路性能和散熱性能,能有效的節(jié)約生產(chǎn)成本。
一、焊盤的重疊
1、焊盤(除表面貼焊盤外)的重疊,意味孔的重疊,在鉆孔工序會(huì)因?yàn)樵谝惶幎啻毋@孔導(dǎo)致斷鉆頭,導(dǎo)致孔的損傷。
2、多層板中兩個(gè)孔重疊,如一個(gè)孔位為隔離盤,另一孔位為連接盤(花焊盤),這樣繪出底片后表現(xiàn)為隔離盤,造成的報(bào)廢。
二、圖形層的濫用
1、在一些圖形層上做了一些無(wú)用的連線,本來(lái)是四層板卻設(shè)計(jì)了五層以上的線路,使之造成誤解。
2、設(shè)計(jì)時(shí)圖省事,以Protel軟件為例對(duì)各層都有的線用Board層去畫,又用Board層去劃標(biāo)注線,這樣在進(jìn)行光繪數(shù)據(jù)時(shí),因?yàn)槲催xBoard層,漏掉連線而斷路,或者會(huì)因?yàn)檫x擇Board層的標(biāo)注線而短路,因此設(shè)計(jì)時(shí)保持圖形層的完整和清晰。
3、違反常規(guī)性設(shè)計(jì),如元件面設(shè)計(jì)在Bottom層,焊接面設(shè)計(jì)在Top,造成不便。
三、字符的亂放
1、字符蓋焊盤SMD焊片,給印制板的通斷測(cè)試及元件的焊接帶來(lái)不便。
2、字符設(shè)計(jì)的太小,造成絲網(wǎng)印刷的困難,太大會(huì)使字符相互重疊,難以分辨。
四、單面焊盤孔徑的設(shè)置
1、單面焊盤一般不鉆孔,若鉆孔需標(biāo)注,其孔徑應(yīng)設(shè)計(jì)為零。如果設(shè)計(jì)了數(shù)值,這樣在產(chǎn)生鉆孔數(shù)據(jù)時(shí),此位置就出現(xiàn)了孔的座標(biāo),而出現(xiàn)問(wèn)題。
2、單面焊盤如鉆孔應(yīng)特殊標(biāo)注。
五、用填充塊畫焊盤
用填充塊畫焊盤在設(shè)計(jì)線路時(shí)能夠通過(guò)DRC檢查,但對(duì)于加工是不行的,因此類焊盤不能直接生成阻焊數(shù)據(jù),在上阻焊劑時(shí),該填充塊區(qū)域?qū)⒈蛔韬竸└采w,導(dǎo)致器件焊裝困難。
六、電地層又是花焊盤又是連線
因?yàn)樵O(shè)計(jì)成花焊盤方式的電源,地層與實(shí)際印制板上的圖像是相反的,所有的連線都是隔離線,這一點(diǎn)設(shè)計(jì)者應(yīng)非常清楚。這里順便說(shuō)一下,畫幾組電源或幾種地的隔離線時(shí)應(yīng)小心,不能留下缺口,使兩組電源短路,也不能造成該連接的區(qū)域封鎖(使一組電源被分開)。
七、加工層次定義不明確
1、單面板設(shè)計(jì)在TOP層,如不加說(shuō)明正反做,也許制出來(lái)的板子裝上器件而不好焊接。
2、例如一個(gè)四層板設(shè)計(jì)時(shí)采用TOP mid1、mid2 bottom四層,但加工時(shí)不是按這樣的順序放置,這就要求說(shuō)明。
八、設(shè)計(jì)中的填充塊太多或填充塊用極細(xì)的線填充
1、產(chǎn)生光繪數(shù)據(jù)有丟失的現(xiàn)象,光繪數(shù)據(jù)不完全。
2、因填充塊在光繪數(shù)據(jù)處理時(shí)是用線一條一條去畫的,因此產(chǎn)生的光繪數(shù)據(jù)量相當(dāng)大,增加了數(shù)據(jù)處理的難度。
九、表面貼裝器件焊盤太短
這是對(duì)通斷測(cè)試而言的,對(duì)于太密的表面貼裝器件,其兩腳之間的間距相當(dāng)小,焊盤也相當(dāng)細(xì),安裝測(cè)試針,必須上下(左右)交錯(cuò)位置,如焊盤設(shè)計(jì)的太短,雖然不影響器件安裝,但會(huì)使測(cè)試針錯(cuò)不開位。
十、大面積網(wǎng)格的間距太小
組成大面積網(wǎng)格線同線之間的邊緣太小(小于0.3mm),在印制板制造過(guò)程中,圖轉(zhuǎn)工序在顯完影之后容易產(chǎn)生很多碎膜附著在板子上,造成斷線。
十一、大面積銅箔距外框的距離太近
大面積銅箔距外框應(yīng)至少保證0.2mm以上的間距,因在銑外形時(shí)如銑到銅箔上容易造成銅箔起翹及由其引起的阻焊劑脫落問(wèn)題。
十二、外形邊框設(shè)計(jì)的不明確
有的客戶在Keep layer、Board layer、Top over layer等都設(shè)計(jì)了外形線且這些外形線不重合,造成pcb生產(chǎn)廠家很難判斷以哪條外形線為準(zhǔn)。
十三、圖形設(shè)計(jì)不均勻
在進(jìn)行圖形電鍍時(shí)造成鍍層不均勻,影響質(zhì)量。
十四、鋪銅面積過(guò)大時(shí)應(yīng)用網(wǎng)格線,避免SMT時(shí)起泡。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- PCB焊盤與過(guò)孔設(shè)計(jì)核心實(shí)操規(guī)范(含可焊性與可靠性保障)2026/4/13 16:14:19
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(jì)(DFM)核心實(shí)操規(guī)范2026/4/8 10:41:07
- PCB測(cè)試點(diǎn)設(shè)計(jì)與檢測(cè)適配核心實(shí)操規(guī)范2026/4/7 11:55:25
- PCB焊盤與過(guò)孔設(shè)計(jì)核心實(shí)操規(guī)范(含可焊性與可靠性保障)
- 汽車電子常用電子元器件選型指南
- MOSFET驅(qū)動(dòng)與隔離方案設(shè)計(jì)
- 高溫環(huán)境下電源IC選型建議
- 安防監(jiān)控設(shè)備連接器應(yīng)用分析
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法









