詳解PCB設(shè)計(jì)中各層的意義
出處:維庫電子市場(chǎng)網(wǎng) 發(fā)布于:2016-11-07 13:41:33
1、信號(hào)層(Signal Layers)
Altium Designer多可提供32個(gè)信號(hào)層,包括頂層(Top Layer)、底層(Bottom Layer)和中間層(Mid-Layer)。各層之間可通過通孔(Via)、盲孔(Blind Via)和埋孔(Buried Via)實(shí)現(xiàn)互相連接。
圖1 PCB孔
(1)、頂層信號(hào)層(Top Layer)
也稱元件層,主要用來放置元器件,對(duì)于雙層板和多層板可以用來布置導(dǎo)線或覆銅。
?。?)、底層信號(hào)層(Bottom Layer)
也稱焊接層,主要用于布線及焊接,對(duì)于雙層板和多層板可以用來放置元器件。
?。?)中間信號(hào)層(Mid-Layers)
多可有30層,在多層板中用于布置信號(hào)線,這里不包括電源線和地線。
2、內(nèi)部電源層(Internal Planes)
通常簡(jiǎn)稱為內(nèi)電層,僅在多層板中出現(xiàn),PCB板層數(shù)一般是指信號(hào)層和內(nèi)電層相加的總和數(shù)。與信號(hào)層相同,內(nèi)電層與內(nèi)電層之間、內(nèi)電層與信號(hào)層之間可通過通孔、盲孔和埋孔實(shí)現(xiàn)互相連接。
圖2 PCB各層標(biāo)示
3、絲印層(Silkscreen Layers)
一塊PCB板多可以有2個(gè)絲印層,分別是頂層絲印層(Top Overlay)和底層絲印層(Bottom Overlay),一般為白色,主要用于放置印制信息,如元器件的輪廓和標(biāo)注,各種注釋字符等,方便PCB的元器件焊接和電路檢查。
?。?)頂層絲印層(Top Overlay)
用于標(biāo)注元器件的投影輪廓、元器件的標(biāo)號(hào)、標(biāo)稱值或型號(hào)以及各種注釋字符。
?。?)底層絲印層(Bottom Overlay)
與頂層絲印層相同,若所有標(biāo)注在頂層絲印層都已經(jīng)包含,底層絲印層可關(guān)閉。
4、機(jī)械層(Mechanical Layers)
機(jī)械層,一般用于放置有關(guān)制板和裝配方法的指示性信息,如PCB的外形尺寸、尺寸標(biāo)記、數(shù)據(jù)資料、過孔信息、裝配說明等信息。這些信息因設(shè)計(jì)公司或PCB制造廠家的要求而有所不同,下面舉例說明我們的常用方法。
Mechanical 1:一般用來繪制PCB的邊框,作為其機(jī)械外形,故也稱為外形層;
Mechanical 2:我們用來放置PCB加工工藝要求表格,包括尺寸、板材、板層等信息;
Mechanical 13 & Mechanical 15:ETM庫中大多數(shù)元器件的本體尺寸信息,包括元器件的三維模型;為了頁面的簡(jiǎn)潔,該層默認(rèn)未顯示;
Mechanical 16:ETM庫中大多數(shù)元器件的占位面積信息,在項(xiàng)目早期可用來估算PCB尺寸;為了頁面的簡(jiǎn)潔,該層默認(rèn)未顯示,而且顏色為黑色。
5、遮蔽層(Mask Layers)
Altium Designer提供了阻焊層(Solder Mask)和錫膏層(Paste Mask)兩種類型的遮蔽層(Mask Layers),在其中分別有頂層和底層兩層,這里就不詳細(xì)介紹了。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(jì)(DFM)核心實(shí)操規(guī)范2026/4/8 10:41:07
- PCB測(cè)試點(diǎn)設(shè)計(jì)與檢測(cè)適配核心實(shí)操規(guī)范2026/4/7 11:55:25
- PCB散熱設(shè)計(jì)與熱管理核心實(shí)操規(guī)范2026/4/3 14:38:57
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析









