高速ADC PCB的布局布線技巧
出處:維庫電子市場網(wǎng) 發(fā)布于:2023-07-24 15:03:46
在高速模擬信號鏈設(shè)計(jì)中,印刷電路板(PCB)布局布線需 要考慮許多選項(xiàng),有些選項(xiàng)比其它選項(xiàng)更重要,有些選項(xiàng) 則取決于應(yīng)用。終的答案各不相同,但在所有情況下, 設(shè)計(jì)工程師都應(yīng)盡量消除做法的誤差,而不要過分計(jì) 較布局布線的每一個(gè)細(xì)節(jié)。今天為各位推薦的這篇文章,將從裸露焊盤開始,依次講述去耦和層電容、層耦合、分離接地四部分講述。
裸露焊盤
裸露焊盤(EPAD)有時(shí)會被忽視,但它對充分發(fā)揮信號鏈的 性能以及器件充分散熱非常重要。
裸露焊盤,ADI公司稱之為引腳0,是目前大多數(shù)器件下方 的焊盤。它是一個(gè)重要的連接,芯片的所有內(nèi)部接地都是通過它連接到器件下方的中心點(diǎn)。不知您是否注意到,目 前許多轉(zhuǎn)換器和放大器中缺少接地引腳,原因就在于裸露 焊盤。
關(guān)鍵是將此引腳妥善固定(即焊接)至PCB,實(shí)現(xiàn)牢靠的電 氣和熱連接。如果此連接不牢固,就會發(fā)生混亂,換言 之,設(shè)計(jì)可能無效。
實(shí)現(xiàn)連接
利用裸露焊盤實(shí)現(xiàn)電氣和熱連接有三個(gè)步驟
、在可能的情況下,應(yīng)在各PCB層上復(fù)制裸露焊盤,這樣做 的目的是為了與所有接地和接地層形成密集的熱連接,從 而快速散熱。此步驟與高功耗器件及具有高通道數(shù)的應(yīng)用 相關(guān)。在電氣方面,這將為所有接地層提供良好的等電位 連接。
甚至可以在底層復(fù)制裸露焊盤,它可以用作去耦散 熱接地點(diǎn)和安裝底側(cè)散熱器的地方。
第二、將裸露焊盤分割成多個(gè)相同的部分,如同棋盤。在 打開的裸露焊盤上使用絲網(wǎng)交叉格柵,或使用阻焊層。此 步驟可以確保器件與PCB之間的穩(wěn)固連接。在回流焊組裝 過程中,無法決定焊膏如何流動并終連接器件與PCB。 連接可能存在,但分布不均??赡苤坏玫揭粋€(gè)連接,并且 連接很小,或者更糟糕,位于拐角處。將裸露焊盤分割為 較小的部分可以確保各個(gè)區(qū)域都有一個(gè)連接點(diǎn),實(shí)現(xiàn)更牢 靠、均勻連接的裸露焊盤。
第三、應(yīng)當(dāng)確保各部分都有過孔連接到地。各區(qū)域通常都 很大,足以放置多個(gè)過孔。組裝之前,務(wù)必用焊膏或環(huán)氧 樹脂填充每個(gè)過孔,這一步非常重要,可以確保裸露焊盤 焊膏不會回流到這些過孔空洞中,影響正確連接。
去耦和層電容
有時(shí)工程師會忽略使用去耦的目的,僅僅在電路板上分散 大小不同的許多電容,使較低阻抗電源連接到地。但問題 依舊:需要多少電容?許多相關(guān)文獻(xiàn)表明,必須使用大小 不同的許多電容來降低功率傳輸系統(tǒng)(PDS)的阻抗,但這 并不完全正確。相反,僅需選擇正確大小和正確種類的電 容就能降低PDS阻抗。
層耦合
一些布局不可避免地具有重疊電路層。有些情況 下,可能是敏感模擬層(例如電源、接地或信號),下方的 一層是高噪聲數(shù)字層。
這常常被忽略,因?yàn)楦咴肼晫邮窃诹硪粚印诿舾械哪?擬層下方。然而,一個(gè)簡單的實(shí)驗(yàn)就可以證明事實(shí)并非如 此。以某一層面為例,在任一層注入信號。接著連接另一 層,將該相鄰層交叉耦合至頻譜分析儀。
分離接地
模擬信號鏈設(shè)計(jì)人員常提出的問題是:使用ADC時(shí)是否 應(yīng)將接地層分為AGND和DGND接地層?簡單回答是:視 情況而定。 詳細(xì)回答則是:通常不分離。為什么不呢?因?yàn)樵诖蠖鄶?shù) 情況下,盲目分離接地層只會增加返回路徑的電感,它所 帶來的壞處大于好處。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 高速PCB信號完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(jì)(DFM)核心實(shí)操規(guī)范2026/4/8 10:41:07
- PCB測試點(diǎn)設(shè)計(jì)與檢測適配核心實(shí)操規(guī)范2026/4/7 11:55:25
- PCB散熱設(shè)計(jì)與熱管理核心實(shí)操規(guī)范2026/4/3 14:38:57
- 高速PCB信號完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析









