SAR ADC PCB布局布線:參考路徑
出處:eetop 發(fā)布于:2023-07-24 15:04:23
在設(shè)計(jì)高性能數(shù)據(jù)采集系統(tǒng)時(shí),勤奮的工程師仔細(xì)選擇高模數(shù)轉(zhuǎn)換器(ADC)以及模擬前端調(diào)節(jié)電路所需的其他元件。在幾個(gè)星期的設(shè)計(jì)工作之后,執(zhí)行模擬并優(yōu)化電路原理圖,為了趕工期,設(shè)計(jì)人員迅速地將電路板布局布線組合在一起。一個(gè)星期之后,對(duì)個(gè)原型電路板進(jìn)行測(cè)試。出乎預(yù)料的是,電路板性能與預(yù)期的不一樣。
這種情景在你身上發(fā)生過(guò)嗎?
PCB布局布線對(duì)于使ADC達(dá)到預(yù)期的性能至關(guān)重要。當(dāng)設(shè)計(jì)包含混合信號(hào)器件的電路時(shí),應(yīng)該始終從良好的接地安排入手,并且使用元件放置位置和信號(hào)走線將設(shè)計(jì)分為模擬、數(shù)字和電源部分。
參考路徑是ADC布局布線中關(guān)鍵的,這是因?yàn)樗修D(zhuǎn)換都是基準(zhǔn)電壓的函數(shù)。在傳統(tǒng)逐次逼近寄存器 (SAR) ADC架構(gòu)中,參考路徑也是敏感的,因?yàn)榛鶞?zhǔn)引腳上有到基準(zhǔn)源的動(dòng)態(tài)負(fù)載。
由于基準(zhǔn)電壓在每次轉(zhuǎn)換期間被數(shù)次采樣,高電流瞬變出現(xiàn)在這個(gè)終端上,其中ADC內(nèi)部電容器陣列在這個(gè)位置位時(shí)被開(kāi)啟和充電?;鶞?zhǔn)電壓在每個(gè)轉(zhuǎn)換時(shí)鐘周期內(nèi)必須保持穩(wěn)定,并且穩(wěn)定至所需的N位分辨率,否則的話會(huì)出現(xiàn)線性誤差和丟碼錯(cuò)誤。
圖1顯示典型12位SAR ADC基準(zhǔn)終端上的轉(zhuǎn)換階段期間的電流瞬變。
圖1. 12位SAR ADC基準(zhǔn)引腳上的電流瞬變
由于這些動(dòng)態(tài)電流,需要使用高質(zhì)量旁路電容器(CREF)對(duì)基準(zhǔn)引腳進(jìn)行去耦合操作。此旁路電容器用作一個(gè)電荷存儲(chǔ)器,在這些高頻瞬變電流期間提供瞬時(shí)充電。應(yīng)該將基準(zhǔn)旁路電容器放置在盡量靠近基準(zhǔn)引腳的位置上,并使用較短的低電感連接將它們連接在一起。
圖2為有兩個(gè)獨(dú)立內(nèi)部電壓基準(zhǔn)的14位雙ADC ADS7851的電路板布局布線示例。
圖2. 具有兩個(gè)獨(dú)立內(nèi)部電壓基準(zhǔn)的雙ADC布局布線示例
在這個(gè)四層PCB電路板示例中,設(shè)計(jì)人員使用了位于元件正下方的堅(jiān)固接地平面,并將電路板劃分為模擬和數(shù)字部分,以使敏感輸入和基準(zhǔn)信號(hào)遠(yuǎn)離噪聲源。他用10μF,X7R級(jí),0805尺寸的陶瓷電容器 (CREF-x) 來(lái)旁路REFOUT-A和REFOUT-B基準(zhǔn)輸出,以實(shí)現(xiàn)性能,并且將他們連接至使用小型0.1 ?串聯(lián)電阻的元件上,以保持總體阻抗高頻時(shí)較低且恒定。他還使用寬跡線來(lái)減少電感。
我強(qiáng)烈建議把CREF與ADC放在同一層上。還應(yīng)該避免在基準(zhǔn)引腳和旁路電容器之間放置導(dǎo)孔。ADS7851的每一個(gè)基準(zhǔn)接地引腳都有單獨(dú)的接地連接,而每個(gè)旁路電容器都有到接地路徑的低電感連接。
如果你正在使用需要外部基準(zhǔn)源的ADC,你應(yīng)該盡量降低參考信號(hào)路徑中的電感——從基準(zhǔn)緩沖器輸出到旁路電容器,到ADC基準(zhǔn)輸入。
圖3為使用外部基準(zhǔn)和緩沖器的18位SAR ADC ADS8881的布局布線示例。通過(guò)將電容器放置在引腳的0.1英寸范圍以?xún)?nèi),并且將其與寬度為20密耳的跡線和多個(gè)15密耳的接地導(dǎo)孔相連,設(shè)計(jì)人員將基準(zhǔn)電容器和REF引腳之間的電感保持在小于2nH的水平上。我推薦使用額定電壓至少為10V的單個(gè),10uF,X7R級(jí),0805尺寸的陶瓷電容器。
基準(zhǔn)緩沖器電路到REF引腳的跡線長(zhǎng)度保持為盡可能的短,以確??焖俜€(wěn)定響應(yīng)。
REF引腳的正確去耦合對(duì)于實(shí)現(xiàn)性能十分關(guān)鍵。此外,在參考路徑中保持低電感連接使得基準(zhǔn)驅(qū)動(dòng)電路在轉(zhuǎn)換期間保持穩(wěn)定,使你向獲得所需的效果又邁進(jìn)了一步。
圖3. 具有外部基準(zhǔn)和緩沖器的ADC布局布線示例
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類(lèi)作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范2026/4/10 11:24:24
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范2026/4/9 10:38:43
- PCB可制造性設(shè)計(jì)(DFM)核心實(shí)操規(guī)范2026/4/8 10:41:07
- PCB測(cè)試點(diǎn)設(shè)計(jì)與檢測(cè)適配核心實(shí)操規(guī)范2026/4/7 11:55:25
- PCB散熱設(shè)計(jì)與熱管理核心實(shí)操規(guī)范2026/4/3 14:38:57
- 編碼器的工作原理及作用1
- 超強(qiáng)整理!PCB設(shè)計(jì)之電流與線寬的關(guān)系2
- 三星(SAMSUNG)貼片電容規(guī)格對(duì)照表3
- 電腦藍(lán)屏代碼大全4
- 國(guó)標(biāo)委發(fā)布《電動(dòng)汽車(chē)安全要求第3部分:人員觸電防護(hù)》第1號(hào)修改單5
- 通俗易懂談上拉電阻與下拉電阻6
- 繼電器的工作原理以及驅(qū)動(dòng)電路7
- 電容單位8
- 跟我學(xué)51單片機(jī)(三):?jiǎn)纹瑱C(jī)串口通信實(shí)例9
- 一種三極管開(kāi)關(guān)電路設(shè)計(jì)10
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開(kāi)關(guān)中的EMI問(wèn)題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見(jiàn)問(wèn)題分析









