基于DDS技術(shù)和單片機(jī)設(shè)計(jì)的射頻信號干擾器
出處:EEPW 發(fā)布于:2015-04-17 11:31:54
文中介紹的干擾器能夠產(chǎn)生3種干擾信號:隨機(jī)干擾、點(diǎn)頻干擾和掃頻干擾,其中點(diǎn)頻干擾和掃頻干擾是基于單片機(jī)對DDS芯片AD9852的控制產(chǎn)生,整個系統(tǒng)的控制靈活、高效。測試結(jié)果表明,系統(tǒng)能夠準(zhǔn)確產(chǎn)生所需要的干擾信號,滿足抗干擾性能測試的需要。雖然本設(shè)計(jì)產(chǎn)生的干擾信號位于406 MHz頻段,但這樣的電路結(jié)構(gòu)也可用于其它頻段(需修改VCO、PLL等電路),例如手機(jī)通信頻段,因此本電路結(jié)構(gòu)對其它頻段的應(yīng)用同樣具有借鑒意義。
隨著電子設(shè)備的使用越來越普遍,電子設(shè)備之間的干擾問題也越來越突出,特別是通信設(shè)備的干擾問題,這使得電路工程師在電子產(chǎn)品的設(shè)計(jì)過程中不得不考慮設(shè)備的抗干擾問題,并且有必要對通信設(shè)備的抗干擾能力進(jìn)行測試。文中介紹的射頻信號干擾器可用于測試通信設(shè)備的抗干擾能力,能夠產(chǎn)生如下3種干擾:
1)隨機(jī)干擾。在目標(biāo)頻率范圍內(nèi)產(chǎn)生頻率隨機(jī)的干擾信號,湮沒目標(biāo)頻率,也會降低信噪比,形成對正常通信的壓制。
2)點(diǎn)頻干擾。在已知目標(biāo)頻率的情況下,瞄準(zhǔn)目標(biāo)頻率輸出干擾信號,產(chǎn)生對目標(biāo)通信的壓制效果。
3)掃頻干擾。在目標(biāo)頻率范圍內(nèi)進(jìn)行頻率掃描,當(dāng)干擾信號頻率與通信頻率的碰撞概率達(dá)到一定數(shù)值時,就會影響通信的信噪比,導(dǎo)致誤碼率增加,產(chǎn)生有效干擾。
射頻信號干擾器的設(shè)計(jì)基于DDS技術(shù)和鎖相環(huán)(PLL)技術(shù),通過單片機(jī)進(jìn)行控制,能夠產(chǎn)生分辨率極高的干擾頻率,控制方便、靈活。
1硬件電路設(shè)計(jì)
射頻信號干擾器原理框圖如圖1所示,當(dāng)微波開關(guān)接通406.0~406.1 MHZVCO時,輸出隨機(jī)干擾噪聲;當(dāng)微波開關(guān)接通BPF時,輸出點(diǎn)頻干擾或掃頻干擾噪聲。

圖1:硬件系統(tǒng)原理框圖
1.1隨機(jī)干擾
基帶噪聲信號源的隨機(jī)電壓噪聲施加到VCO的電壓控制端,產(chǎn)生噪聲調(diào)頻信號。406.0~406.1 MHZVCO輸出信號的頻率表示為:
ωvco=ωo+Kvco(Vo+Anu(t)) (1)
式中:ωo為控制電壓為零時VCO輸出頻率,Kvco為VCO電壓控制增益,Vo為直流控制電壓,An為噪聲放大電路增益,u(t)為基帶噪聲信號。
當(dāng)微波開關(guān)選通隨機(jī)噪聲輸出時,輸出信號為
Vo(t)=KSKAUvcoCOS(ωo+Kvco(Vo+Anu(t)) (2)
式中:KS為微波開關(guān)增益,KA為放大器增益,Uvco為VCO輸出信號幅度。干擾機(jī)的輸出為調(diào)頻噪聲,噪聲幅度為KSKAUvco,噪聲的中心頻率為ωo+Kvco(Vo,噪聲頻譜的范圍取決于Anu(t)的幅度。
1.2點(diǎn)頻干擾與掃頻干擾
點(diǎn)頻干擾與掃頻干擾通過單片機(jī)控制DDS專用芯片AD9852實(shí)現(xiàn),AD9852具有功耗低,相位累加器位數(shù)高,可產(chǎn)生高頻率的正弦波等優(yōu)點(diǎn)。
DDS輸出頻率:
f0=KF×fc/2N (3)
其中,KF為頻率控制字,fc為外部參考時鐘的頻率,Ⅳ為DDS相位累加器位數(shù)。AD9852的頻率控制字為48bit,即N=48。
輸出頻率分辨率由下列公式?jīng)Q定:
Δf=fc/2N (4)
根據(jù)Nyquist定理,DDS外部參考時鐘頻率至少是輸出頻率的2倍(f0/2),但工程應(yīng)用中,一般將參考頻率設(shè)為輸出頻率的5倍以上。本設(shè)計(jì)中參考頻率為97.5MHz,將的值代入式(4),得DDS輸出信號的頻率分辨率為3.5 × 10-7Hz。
AD9852內(nèi)置12bit DAC,其輸出模擬信號頻譜中除f0外還帶有fc、fc±f0等頻率分量(fc一f0的頻率),需設(shè)計(jì)一個LPF將其濾除,此處采用了圖2所示的七階Butterworth低通濾波器,對該濾波器使用ADS仿真的結(jié)果如圖3所示,81 MHz處的衰減達(dá)到- 80.683 dB。

圖2:七階butterwoth低通濾波器

圖3:濾波器仿真結(jié)果
2軟件設(shè)計(jì)
AD9852的控制一般采用SPI口,普通的MCS51單片機(jī)不帶SPI 13,需要用P1 13模擬SPI口,并提供IOUD CLK和FSK信號。
AD9852 提供了5種工作模式:Single tone、FSK、Ramped FSK、Chirp、BPSK。Single tone模式輸出單一頻率,Ramped FSK模式和Chip模式可以產(chǎn)生掃頻信號,本設(shè)計(jì)采用Ramped FSK模式,輸出頻率的波形如圖4所示。

圖4:Ramped FSK模式輸出波形

圖5:軟件主程序流程圖
單片機(jī)軟件主程序流程圖如圖5所示。單片機(jī)通過微波開關(guān)來選擇隨機(jī)干擾模式或點(diǎn)頻干擾,掃頻干擾模式,通過向DDS寫控制字來控制DDS的輸出模式。對式(3)進(jìn)行變換得到頻率控制字:
KF=f0 × 2N/fc (5)
例如,輸出頻率為16.0 MHz時,KF = 46 190 765 408928=(2A02A02A02A0)16。
3測試結(jié)果
對干擾器的3種干擾模式分別進(jìn)行測試,得到的結(jié)果如圖6(a)~(c)所示,其中圖6(b)是使用頻譜儀的保持功能記錄到的頻率掃描軌跡。測試結(jié)果滿足要求。

圖6:測試結(jié)果
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 單片機(jī)技術(shù)特性與嵌入式開發(fā)實(shí)踐指南2026/1/7 10:00:02
- 單片機(jī)(MCU)與數(shù)字信號處理器(DSP)分類及選型技術(shù)指南2025/12/30 10:02:37
- 工業(yè)級DSP信號處理系統(tǒng):硬件適配與抗干擾工程方案2025/12/15 14:41:00
- HOLTEK推出HT32F65533G/733G內(nèi)建N/N預(yù)驅(qū)電機(jī)專用SoC單片機(jī)2025/11/26 14:11:41
- 什么是C51數(shù)據(jù)類型擴(kuò)充定義2025/10/27 13:59:22
- 高速PCB信號完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見問題分析









