eSATA接口只有幾根線為什么那么快？連上網(wǎng)線顯示的1Gbps是不是很令人興奮！沒錯他們都用了高速GTX技術，GTX全稱為Gigabit Transceiver，是為了滿足現(xiàn)代數(shù)字處理技術和計算技術龐大數(shù)據(jù)的高速、實時的傳輸，目前主要應用在片間通信（兩片F(xiàn)PGA之間，F(xiàn)PGA與DSP之間等）、板間通信（電腦主板與交換機，硬盤與主板等）等。傳統(tǒng)的并并行傳輸技術存在抗干擾能力低，同步能力差，傳輸速率低和信號質(zhì)量差等問題。GTX目前的線速度范圍為1Gbps~12Gbps,有效負載范圍為0.8Gbps~10Gbps,目前GTX已經(jīng)應用于光纖通道（FC），PCI Express,RapidIO,串行ATA,千兆以太網(wǎng)，萬兆以太網(wǎng)等，GTX技術已經(jīng)充斥我們周圍很久了，作為一個技術人員，你是不是該知道點關于高速GTX呢？

　　GTX線路實現(xiàn)

　　GTX收發(fā)器采用的是差分信號對數(shù)據(jù)進行傳輸，其中LVDS（Low Voltage Different Signal）和CML（Current Mode Logic）是常用的兩種差分信號標準。在普通單片機（如51單片機中）不包含差分接口，均是以地作為參考，差分信號時有兩根幾乎完全相同的線路來組成一對等值、反相信號，接收端通過比較兩端電壓差值來確定傳輸?shù)氖恰?”還是“1”,如果正參考電壓比負參考電壓低，則信號為高；如果負參考比正參考電壓高，則信號為低。因為線路上受到的噪聲干擾幾乎完全相同，在計算差值時相減從而達到抵消的效果，這就使得差分信號抗干擾能力特別強，高速傳輸時不易出錯。如圖1所示為差分信號傳輸模式。

　　圖 1 差分傳輸

　　除了利用差分信號外，GTX采用自同步技術來解決時鐘同步問題。目前常用同步方式有系統(tǒng)同步，源同步和自同步。三種同步方式的結構如圖2所示。系統(tǒng)同步利用片外的晶振進行同步，由于板間線路的長度不一致，以及片內(nèi)延遲不一致，在時鐘速度較高時可能存在較大誤差。源同步是在發(fā)送數(shù)據(jù)時同時發(fā)送一個時鐘副本，這種設計需要更多的時鐘端口。自同步將時鐘包含在數(shù)據(jù)流中，從數(shù)據(jù)流中進行時鐘恢復，不僅端口使用較少，而且不論是在高速還是低速，時鐘延遲與數(shù)據(jù)延遲都保持一致，可以保證采樣的正確性。

　　圖2 同步結構

　　自同步接口主要包含三個模塊分別是并串轉換、串并轉換和時鐘恢復。時鐘恢復是利用鎖相環(huán)（PLL）合成出一個與輸入串行信號的時鐘頻率一致的時鐘，供采集數(shù)據(jù)用。

　　GTX線路驅(qū)動器重要的特性可能就是預加重的能力。預加重是在電平翻轉開始前的有意過量驅(qū)動。如果串行流包含多個比特位時間的相同數(shù)值數(shù)據(jù)，而其后跟著段比特位（1或2）時間的相反數(shù)據(jù)數(shù)值時，會發(fā)送符號間干擾。介質(zhì)（傳輸通道電容）在短時間過程中沒有足夠的充電時間，因此產(chǎn)生了較低的幅度。在符號間干擾的情況下，長時間的恒定值將通道中的等效電容完全的充電，在緊接著的相反數(shù)據(jù)值位時間內(nèi)無法反相補償。這樣就會導致相反數(shù)據(jù)的電壓值有可能不會被檢測到，如圖3所示。解決這種現(xiàn)象的方法是：轉變開始時加入過量驅(qū)動，而在任意的連續(xù)相同數(shù)值時間內(nèi)減少驅(qū)動量，減少驅(qū)動量的過程也稱作去加重。經(jīng)過預加重后，眼圖的睜開度將會得到極大改善。

　　圖 3 符號間干擾

　　GTX接口結構

　　圖4為常用的串行GTX收發(fā)器發(fā)送和接收基本結構框圖，發(fā)送通道由線路編碼器、發(fā)送緩沖器、并串轉換器等模塊組成，接收通道由串并轉換器、時鐘修正和通道綁定、線路譯碼、接收緩沖等模塊構成。

　　并串轉換器：顧名思義就是講速率為y的n位寬并行數(shù)據(jù)轉變成速率為n*y的串行數(shù)據(jù)。

　　發(fā)送緩沖器：在輸入數(shù)據(jù)發(fā)送之前，暫時保存數(shù)據(jù)。

　　線路編碼器：將數(shù)據(jù)編碼程適應不同線路的格式。編碼器通常會消除長的無轉變的序列，同時還可以平衡數(shù)據(jù)中0、1的出現(xiàn)次數(shù)。常用的線路編碼機制為8B/10B編碼。

　　串并轉換器：與并串轉換器的功能相反，將速率為n*y的串行數(shù)據(jù)轉變成速率為y的n位寬并行數(shù)據(jù)。

　　時鐘修正和通道綁定：修正發(fā)送時鐘和接收時鐘之間的偏差，同時也可以實現(xiàn)多通道間時鐘歪斜的修正。

　　線路譯碼：將線路上的編碼數(shù)據(jù)分解成原始數(shù)據(jù)。

　　接收緩沖：在接收數(shù)據(jù)被提取之前，暫時保存數(shù)據(jù)。

　　圖4 GTX收發(fā)結構

　　這里只是簡單的介紹了GTX一些知識，不過從以上內(nèi)容就可以大概知道GTX的底層是如何實現(xiàn)的，和上層的實現(xiàn)結構，其中的每一個部分都包含了很多的內(nèi)容，如果想深入了解，可以看一看High-Speed Serial IO Made Simple,里面詳細介紹了各個模塊的實現(xiàn)，已經(jīng)如何在PCB板上布線。希望本篇文章對你了解GTX有所幫助。