液晶顯示產(chǎn)品窄邊框薄型化設(shè)計(jì)方案(一)
出處:電子技術(shù)網(wǎng) 發(fā)布于:2014-04-04 11:45:44
導(dǎo)讀:本文介紹了液晶顯示產(chǎn)品市場(chǎng)中,窄邊框和薄型化的華麗外觀總是無(wú)往不利的,在液晶顯示產(chǎn)品技術(shù)日趨成熟的當(dāng)下,優(yōu)化產(chǎn)品外觀以提升產(chǎn)品的“吸引力”,已經(jīng)成為所有面板與整機(jī)廠商重要的研發(fā)課題。本文從Array、Cell、Circuit、機(jī)械光學(xué)、Touch五大方向,總結(jié)了時(shí)下液晶顯示領(lǐng)域窄邊框和薄型化的常用設(shè)計(jì)方案。
0 引言
2009~2012年四年時(shí)間,NB產(chǎn)品厚度從5.0mm降低到2.8mm,MNT產(chǎn)品厚度從36mm降低到10mm,隨著Tablet PC、Ultrabook、Blade MNT等產(chǎn)品概念的提出,以及,消費(fèi)者對(duì)顯示產(chǎn)品便攜性及外觀要求的提升,在廠商與消費(fèi)者的共同推動(dòng)下,薄型化設(shè)計(jì)已經(jīng)成為顯示產(chǎn)品發(fā)展的重要趨勢(shì)之一。

另一方面,在面板與整機(jī)廠商的推動(dòng)下,MNT、TV產(chǎn)品正在逐漸向窄邊框、Borderless的方向發(fā)展。同時(shí),隨著DID產(chǎn)品市場(chǎng)的興起,客戶對(duì)拼接屏窄邊框的要求也越來(lái)越高。
在消費(fèi)者與廠商兩者的推動(dòng)下,市場(chǎng)對(duì)窄邊框產(chǎn)品的需求將進(jìn)一步提升。
一、Array技術(shù)方案
1.GOA
原理:GOA技術(shù)是將Gate Driver IC集成在Array玻璃基板上(請(qǐng)參照右圖),即去除GateDriver IC用TFT布線組成柵極電路形成GOA單元,實(shí)現(xiàn)Gate Driver IC的驅(qū)動(dòng)功能。

技術(shù)優(yōu)勢(shì):去除了Gate fan-out Line,從而可以減小Sealing area,滿足窄邊框的設(shè)計(jì)需求。同時(shí),GOA的實(shí)現(xiàn)工藝與液晶顯示TFT制作工藝相同(不需要增加新的工藝流程),而且,去除Gate DriverIC,可以降低產(chǎn)品成本。
2.交替布線
技術(shù)優(yōu)勢(shì):a2<a1,由此可見(jiàn),與傳統(tǒng)單層布線方式相比,采用交替布線方式,可減小布線間距,有助于化Sealing Area,滿足產(chǎn)品窄邊框設(shè)計(jì)需求,同時(shí),采用交替布線有助于降低Line與Line間發(fā)生Short的風(fēng)險(xiǎn)。

3.雙層布線
技術(shù)優(yōu)勢(shì):a2<a1,由此可見(jiàn),與傳統(tǒng)單層布線方式相比,采用雙層布線方式,可降低線電阻,將線寬做窄,從而縮小Vcom線寬,滿足產(chǎn)品窄邊框設(shè)計(jì)需求。

二、Cell技術(shù)方案
1.Slimming
原理:常用的打薄方式有兩種,即物理打磨和化學(xué)腐蝕。
?、傥锢泶蚰ゾ褪菍?duì)玻璃進(jìn)行機(jī)械打磨,使玻璃變??;
?、诨瘜W(xué)腐蝕就是將Panel置于強(qiáng)酸(氫氟酸)環(huán)境中,玻璃中的SiO2與強(qiáng)酸發(fā)生反應(yīng)被腐蝕,玻璃變薄;

技術(shù)優(yōu)勢(shì):由下圖可見(jiàn),a2<a1,Glass經(jīng)過(guò)Slimming后,厚度降低,滿足產(chǎn)品薄型化的需求,但增加Slimming工藝也會(huì)產(chǎn)生新的不良。
2.Narrow Sealing Area

技術(shù)優(yōu)勢(shì):a2<a1,由此可見(jiàn),與傳統(tǒng)設(shè)計(jì)方式相比,將Seal設(shè)計(jì)在BM上,同時(shí)采用BM與PI交疊設(shè)計(jì),可縮小Sealing Area的寬度,從而滿足窄邊框的設(shè)計(jì)需求。
三、Circuit技術(shù)方案
1.Slim PCBA(單面打件)
原理:雙面打件即將IC、電容、電阻等元件組裝在PCB兩側(cè);單面打件即將IC、電容、電阻等元件組裝在PCB一側(cè)。

技術(shù)優(yōu)勢(shì):a2<a1,由此可見(jiàn),故單面打件PCBA(PCB Assembly)更薄,采用雙面打件PCBA可減低MDL厚度,實(shí)現(xiàn)產(chǎn)品薄型化。
2.P to P Interface

技術(shù)優(yōu)勢(shì):由上圖可見(jiàn),與Mini-LVDS接口相比,采用Point to Point接口,減少走線數(shù),縮小PCB尺寸,從而滿足窄邊框設(shè)計(jì)需求。
3.Top PCB V.S.Bottom PCB
技術(shù)優(yōu)勢(shì):如下圖所示,采用Bottom PCB設(shè)計(jì),可使Panel厚度減小,LG 23“MNT產(chǎn)品采用Bottom PCB厚度由10.2t減小至7.3t.

版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 工業(yè)視覺(jué)檢測(cè)系統(tǒng)技術(shù)參數(shù)與選型運(yùn)維指南2026/1/4 14:50:21
- 工業(yè)視覺(jué)檢測(cè)系統(tǒng)核心知識(shí)解析2025/12/29 11:23:21
- 工業(yè)級(jí)電磁閥技術(shù)參數(shù)與選型運(yùn)維指南2025/12/29 11:06:44
- 工業(yè)控制系統(tǒng)遠(yuǎn)程訪問(wèn)安全實(shí)操指南2025/12/25 10:04:23
- 工業(yè)控制系統(tǒng)網(wǎng)絡(luò)安全防護(hù)實(shí)操指南2025/12/25 9:53:54
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開(kāi)關(guān)中的EMI問(wèn)題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見(jiàn)問(wèn)題分析









