MOSFET使用多晶硅的原由及常見技術(shù)匯總
出處:電子市場網(wǎng) 發(fā)布于:2014-02-18 13:57:25
導(dǎo)讀:MOSFET是一種可以廣泛使用在模擬電路與數(shù)字電路的場效晶體管,MOSFET產(chǎn)品從發(fā)明至今,已經(jīng)經(jīng)歷了數(shù)代產(chǎn)品,并大量應(yīng)用于電力電子、消費電子、汽車電子等領(lǐng)域。本文今天就為大家分享了關(guān)于MOSFET使用多晶硅的原由及其常見技術(shù)。
一、MOSFET使用多晶硅的原由
理論上MOSFET的柵極應(yīng)該盡可能選擇電性良好的導(dǎo)體,多晶硅在經(jīng)過重摻雜之后的導(dǎo)電性可以用在MOSFET的柵極上,但是并非完美的選擇。MOSFET使用多晶硅的理由如下:
1. MOSFET的臨界電壓(threshold voltage)主要由柵極與通道材料的功函數(shù)(work function)之間的差異來決定,而因為多晶硅本質(zhì)上是半導(dǎo)體,所以可以藉由摻雜不同極性的雜質(zhì)來改變其功函數(shù)。更重要的是,因為多晶硅和底下作為通道的硅之間能隙(bandgap)相同,因此在降低PMOS或是NMOS的臨界電壓時可以藉由直接調(diào)整多晶硅的功函數(shù)來達成需求。反過來說,金屬材料的功函數(shù)并不像半導(dǎo)體那么易于改變,如此一來要降低MOSFET的臨界電壓就變得比較困難。而且如果想要同時降低PMOS和NMOS的臨界電壓,將需要兩種不同的金屬分別做其柵極材料,對于制程又是一個很大的變量。
2.硅-二氧化硅接面經(jīng)過多年的研究,已經(jīng)證實這兩種材料之間的缺陷(defect)是相對而言比較少的。反之,金屬-絕緣體接面的缺陷多,容易在兩者之間形成很多表面能階,大為影響元件的特性。
3.多晶硅的融點比大多數(shù)的金屬高,而在現(xiàn)代的半導(dǎo)體制程中習(xí)慣在高溫下沉積柵極材料以增進元件效能。金屬的融點低,將會影響制程所能使用的溫度上限。
二、MOSFET的常見技術(shù)匯總
MOSFET是一種可以廣泛使用在模擬電路與數(shù)字電路的場效晶體管。它常見技術(shù)主要有:
1.雙柵極MOSFET
雙柵極(dual-gate)MOSFET通常用在射頻(Radio Frequency,RF)集成電路中,這種MOSFET的兩個柵極都可以控制電流大小。在射頻電路的應(yīng)用上,雙柵極MOSFET的第二個柵極大多數(shù)用來做增益、混頻器或是頻率轉(zhuǎn)換的控制。
2.耗盡型MOSFET
一般而言,耗盡型(depletion mode)MOSFET比前述的增強型(enhancement mode)MOSFET少見。耗盡型MOSFET在制造過程中改變摻雜到通道的雜質(zhì)濃度,使得這種MOSFET的柵極就算沒有加電壓,通道仍然存在。如果想要關(guān)閉通道,則必須在柵極施加負電壓。耗盡型MOSFET的應(yīng)用是在“常關(guān)型”(normally-off)的開關(guān),而相對的,加強式MOSFET則用在“常開型”(normally-on)的開關(guān)上。
3.NMOS邏輯
同樣驅(qū)動能力的NMOS通常比PMOS所占用的面積小,因此如果只在邏輯門的設(shè)計上使用NMOS的話也能縮小芯片面積。不過NMOS邏輯雖然占的面積小,卻無法像CMOS邏輯一樣做到不消耗靜態(tài)功率,因此在1980年代中期后已經(jīng)漸漸退出市場。
4.功率MOSFET
功率MOSFET和前述的MOSFET元件在結(jié)構(gòu)上就有著顯著的差異。一般集成電路里的MOSFET都是平面式(planar)的結(jié)構(gòu),晶體管內(nèi)的各端點都離芯片表面只有幾個微米的距離。而所有的功率元件都是垂直式(vertical)的結(jié)構(gòu),讓元件可以同時承受高電壓與高電流的工作環(huán)境。一個功率MOSFET能耐受的電壓是雜質(zhì)摻雜濃度與N型磊晶層(epitaxial layer)厚度的函數(shù),而能通過的電流則和元件的通道寬度有關(guān),通道越寬則能容納越多電流。對于一個平面結(jié)構(gòu)的MOSFET而言,能承受的電流以及崩潰電壓的多寡都和其通道的長寬大小有關(guān)。對垂直結(jié)構(gòu)的MOSFET來說,元件的面積和其能容納的電流成大約成正比,磊晶層厚度則和其崩潰電壓成正比。
5.DMOS
DMOS是雙重擴散MOSFET(double-Diffused MOSFET)的縮寫,它主要用于高壓,屬于高壓MOS管范疇。
6.以MOSFET實現(xiàn)模擬開關(guān)
MOSFET在導(dǎo)通時的通道電阻低,而截止時的電阻近乎無限大,所以適合作為模擬信號的開關(guān)(信號的能量不會因為開關(guān)的電阻而損失太多)。MOSFET作為開關(guān)時,其源極與漏極的分別和其他的應(yīng)用是不太相同的,因為信號可以從MOSFET柵極以外的任一端進出。對NMOS開關(guān)而言,電壓負的一端就是源極,PMOS則正好相反,電壓正的一端是源極。MOSFET開關(guān)能傳輸?shù)男盘枙艿狡鋿艠O-源極、柵極-漏極,以及漏極到源極的電壓限制,如果超過了電壓的上限可能會導(dǎo)致MOSFET燒毀。
7.單一MOSFET開關(guān)
當(dāng)NMOS用來做開關(guān)時,其基極接地,柵極為控制開關(guān)的端點。當(dāng)柵極電壓減去源極電壓超過其導(dǎo)通的臨界電壓時,此開關(guān)的狀態(tài)為導(dǎo)通。柵極電壓繼續(xù)升高,則NMOS能通過的電流就更大。NMOS做開關(guān)時操作在線性區(qū),因為源極與漏極的電壓在開關(guān)為導(dǎo)通時會趨向一致。
PMOS做開關(guān)時,其基極接至電路里電位的地方,通常是電源。柵極的電壓比源極低、超過其臨界電壓時,PMOS開關(guān)會打開。
NMOS開關(guān)能容許通過的電壓上限為(Vgate-Vthn),而PMOS開關(guān)則為(Vgate+Vthp),這個值通常不是信號原本的電壓振幅,也就是說單一MOSFET開關(guān)會有讓信號振幅變小、信號失真的缺點。
8.雙重MOSFET(CMOS)開關(guān)
為了改善前述單一MOSFET開關(guān)造成信號失真的缺點,于是使用一個PMOS加上一個NMOS的CMOS開關(guān)成為目前普遍的做法。CMOS開關(guān)將PMOS與NMOS的源極與漏極分別連接在一起,而基極的接法則和NMOS與PMOS的傳統(tǒng)接法相同。當(dāng)輸入電壓在(VDD-Vthn)和(VSS+Vthp)時,PMOS與NMOS都導(dǎo)通,而輸入小于(VSS+Vthp)時,只有NMOS導(dǎo)通,輸入大于(VDD-Vthn)時只有PMOS導(dǎo)通。這樣做的好處是在大部分的輸入電壓下,PMOS與NMOS皆同時導(dǎo)通,如果任一邊的導(dǎo)通電阻上升,則另一邊的導(dǎo)通電阻就會下降,所以開關(guān)的電阻幾乎可以保持定值,減少信號失真。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響2026/4/10 11:07:36
- 連接器耐腐蝕性能測試方法2026/4/10 10:56:32
- MOSFET在高頻開關(guān)中的EMI問題2026/4/9 10:13:50
- 連接器結(jié)構(gòu)設(shè)計常見問題分析2026/4/9 10:02:52
- 連接器選型中容易忽略的關(guān)鍵參數(shù)2026/4/8 10:32:54
- 高速PCB信號完整性(SI)設(shè)計核心實操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護設(shè)計
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計要點
- 連接器結(jié)構(gòu)設(shè)計常見問題分析









