隨著集成電路的飛速發(fā)展，在圖像處理，通信和多媒體等很多領域中，數(shù)字信號處理技術已經被廣泛應用?？焖俑盗⑷~變換（FFT）算法的提出，使得數(shù)字信號處理的運算時間上面縮短了好幾個數(shù)量級。因此對FFT 算法及其實現(xiàn)方法的研究具有很強的理論和現(xiàn)實意義。

　　1 FFT算法及其實現(xiàn)方法

　　現(xiàn)場可編程門陣列FPGA是一種可編程使用的信號處理器件，其運算速度高，內置高速乘法器可實現(xiàn)復雜累加乘法運算；同時其存儲量大，無需外接存儲器就可實現(xiàn)大量數(shù)據(jù)運算；而且算法實現(xiàn)簡單，通過VHDL編程語言可輕松實現(xiàn)功能開發(fā)，縮短了開發(fā)周期。FPGA已經在通訊、視頻、圖像處理等領域被廣泛使用。

　　本次設計采用FPGA實現(xiàn)8點32位的FFT 變換，現(xiàn)場可編程門陣列FPGA是一種可編程使用的信號處理器件，用戶可以通過改變配置信息對其功能進行定義，以滿足設計需求。與DSP相比，F(xiàn)PGA實現(xiàn)FFT 具有速度高，存儲容量大，硬件實現(xiàn)簡單，I/O帶寬高等特點。

　　FFT處理器被分成一下幾個主要的功能模塊：數(shù)據(jù)地址產生單元、蝶形運算單元、數(shù)據(jù)選擇單元、控制單元、存儲單元等。通過VHDL語言在CycloneII系列芯片上編程實現(xiàn)。運算方案采用順序處理的方法。傅立葉變換實現(xiàn)時首先進行基2、基4 分解，一般來說，如果算法使用基2 實現(xiàn)，雖然使用的資源較多，但速度優(yōu)勢明顯。設計中采用基-2DIT-FFT算法來實現(xiàn)整個系統(tǒng)的設計，如圖1 所示。

　　圖1

　　在FFT模塊的設計中，旋轉因子與輸入數(shù)據(jù)進行的是一個小數(shù)乘法的蝶形運算，需要將旋轉因子表示成小數(shù)的二進制形式。為了保證運算結果的正確性，還需要將輸入和輸出數(shù)據(jù)進行小數(shù)點的調整。在此次設計中采用定點小數(shù)的方法，所謂定點小數(shù)，就是小數(shù)點的位置是固定的。設計中統(tǒng)一將小數(shù)點放在了Q6的位置，在仿真的結果圖中顯示的輸出數(shù)據(jù)均是小數(shù)點經過移位后的結果即結果均擴大了64倍。

　　復數(shù)乘法器采用FPGA內部IP核的例化與調用來設計實現(xiàn)了蝶形處理，這樣就可以提高蝶形運算單元的的運算速度，降低了運算復雜度。控制單元的設計通過一個有限狀態(tài)機來實現(xiàn)控制器。通過有限狀態(tài)機狀態(tài)的輸出分別控制ROM因子表、隨機存儲器RAM和蝶形處理器。使它們可以協(xié)調一致地工作，從而實現(xiàn)FFT運算的正確輸出。

　　將系統(tǒng)設計的各個模塊連接起來，利用順序處理的FFT設計結構，將輸入數(shù)據(jù)的8個點放到RAM 中進行處理。經過元件例化和調用操作完蝶形之后對其結果進行存儲；之后完成二級蝶形操作及存儲；進行三級蝶形的操作。

　　若輸入8點數(shù)據(jù)為[5,8,3,2.0,6,1,2].其仿真結果經轉換后的值為（即結果擴大了64 倍）：[1728,410-j218,64-j640,230+j38,-576,230-j38,64+j640,410+j218 ] , 與MATLAB仿真的結果一致。

　　如圖2所示，圖中的x0,x1,x2……x7是輸入信號，分別給它們輸入的值為[5,8,3,2,0,6,1,2];y0_i,y0_r……y7_i,y7_r 是仿真中得到的輸出信號。經過運算，輸出結果與理論計算結果一致。

　　圖2

　　2 總結

　　通過仿真驗證此次利用FPGA實現(xiàn)的FFT設計采用內置雙端口RAM、ROM 單元，實現(xiàn)了存取數(shù)據(jù)、旋轉因子計算、蝶形計算，系統(tǒng)結構簡單，運算可靠性高，速度得到了進一步提升。