摘要：傳統(tǒng)單片機(jī)實(shí)驗(yàn)裝置現(xiàn)場(chǎng)手工轉(zhuǎn)接線存在接觸不良，提出了利用上位機(jī)根據(jù)實(shí)驗(yàn)內(nèi)容通過電子式交叉開關(guān)自動(dòng)轉(zhuǎn)接線，節(jié)約了實(shí)驗(yàn)教學(xué)時(shí)間，提高了實(shí)驗(yàn)可靠性和實(shí)驗(yàn)效率。具體描述了該實(shí)驗(yàn)系統(tǒng)的設(shè)計(jì)思路，給出設(shè)計(jì)思路的流程框圖。使用ADI公司的高新能模擬開關(guān)陣列ADG1611芯片和賽靈思公司（Xilinx Inc）的FPGA芯片XC3S1200E,并配合設(shè)計(jì)作為控制部件，給出了實(shí)現(xiàn)現(xiàn)場(chǎng)自動(dòng)轉(zhuǎn)接線的局部設(shè)計(jì)電路圖。

　　0 引言

　　對(duì)單片機(jī)實(shí)驗(yàn)系統(tǒng)的基本需求是：在有限的IO 接口上可以進(jìn)行多個(gè)項(xiàng)目的實(shí)驗(yàn)。為了實(shí)現(xiàn)這個(gè)基本需求，在進(jìn)行多個(gè)不同項(xiàng)目實(shí)驗(yàn)時(shí)，要對(duì)單片機(jī)各個(gè)IO口進(jìn)行現(xiàn)場(chǎng)重接線。傳統(tǒng)的單片機(jī)實(shí)驗(yàn)裝置現(xiàn)場(chǎng)重接線方法有2類：

　　一類是現(xiàn)場(chǎng)手工插拔自鎖緊接插件；

　　另一類是現(xiàn)場(chǎng)手工插拔積木式實(shí)驗(yàn)?zāi)K。

　　這兩類接線方式的實(shí)質(zhì)都屬于機(jī)械式金屬接觸。單片機(jī)實(shí)驗(yàn)系統(tǒng)經(jīng)過較長(zhǎng)時(shí)間的使用，都難免會(huì)發(fā)生金屬接觸件之間的接觸不良現(xiàn)象。特別是自鎖緊接插件，問題更為嚴(yán)重：即使線芯開路了，從表面也難以通過肉眼發(fā)覺。導(dǎo)致實(shí)驗(yàn)成功率低下，占用學(xué)生甚至指導(dǎo)老師的排故時(shí)間，嚴(yán)重影響了實(shí)驗(yàn)效果?，F(xiàn)代單片機(jī)實(shí)驗(yàn)或單片機(jī)開發(fā)都離不開上位機(jī)對(duì)軟件的編譯和程序的。在實(shí)驗(yàn)現(xiàn)場(chǎng)進(jìn)行手工重接線時(shí)上位機(jī)處于空閑狀態(tài)。利用上位機(jī)控制對(duì)實(shí)驗(yàn)現(xiàn)場(chǎng)進(jìn)行自動(dòng)重接線，是該研發(fā)項(xiàng)目研究的重要內(nèi)容。

　　1 項(xiàng)目研發(fā)思路概述

　　項(xiàng)目的研發(fā)思路見圖1 所示的流程圖。首先從底層做起，經(jīng)過深入調(diào)研，對(duì)自己要研制的項(xiàng)目進(jìn)行定位，根據(jù)各個(gè)學(xué)校提出的具體要求進(jìn)行篩選，制定出總共需要多少個(gè)實(shí)驗(yàn)項(xiàng)目，并為各個(gè)實(shí)驗(yàn)項(xiàng)目設(shè)計(jì)出對(duì)應(yīng)的實(shí)驗(yàn)電路圖，這些實(shí)驗(yàn)電路圖作為項(xiàng)目研發(fā)的基礎(chǔ)理論依據(jù)。根據(jù)這實(shí)驗(yàn)電路圖研制實(shí)驗(yàn)系統(tǒng)硬件裝置，各個(gè)實(shí)驗(yàn)項(xiàng)目對(duì)應(yīng)的元器件（包含單片機(jī)）布置在電路板的頂層，控制現(xiàn)場(chǎng)自動(dòng)重接線的電子式交叉開關(guān)電路所用到的元器件（ 包含F(xiàn)PGA 和專用模擬開關(guān)陣列ADG1161）布置在電路板的底層。

　　上位機(jī)和實(shí)驗(yàn)系統(tǒng)通信采用USB連接，共要傳輸兩類數(shù)據(jù)，實(shí)驗(yàn)項(xiàng)目編號(hào)和單片機(jī)實(shí)驗(yàn)的目標(biāo)程序。上位機(jī)應(yīng)用軟件程序采用Visual C++編制，應(yīng)用程序?qū)⒏鱾€(gè)實(shí)驗(yàn)電路圖與實(shí)驗(yàn)編號(hào)一一對(duì)應(yīng)。當(dāng)要做某個(gè)實(shí)驗(yàn)項(xiàng)目時(shí)，可以啟動(dòng)該實(shí)驗(yàn)編號(hào)，自動(dòng)調(diào)出實(shí)驗(yàn)電路圖，將實(shí)驗(yàn)編號(hào)通過接口電路傳送給實(shí)驗(yàn)系統(tǒng)的控制部分，實(shí)驗(yàn)系統(tǒng)控制部分獲得該實(shí)驗(yàn)編號(hào)后，由FPGA內(nèi)的51核，根據(jù)項(xiàng)目編號(hào)對(duì)應(yīng)出電子式交叉開關(guān)的接通與斷開，實(shí)現(xiàn)現(xiàn)場(chǎng)自動(dòng)重接線，使實(shí)驗(yàn)系統(tǒng)滿足實(shí)驗(yàn)電路圖接線要求。

　　此時(shí)便可以在上位機(jī)上做編程實(shí)驗(yàn)，由專門的編譯系統(tǒng)（如Keil uV4或IAR）編譯實(shí)驗(yàn)程序，產(chǎn)生目標(biāo)代碼（*.bin 或*.hex），再由上位機(jī)通過所編制的應(yīng)用程序?qū)⒃撃繕?biāo)代碼傳送給實(shí)驗(yàn)系統(tǒng)的單片機(jī)內(nèi)ROM中保存。單片機(jī)復(fù)位后便開始運(yùn)行該目標(biāo)程序，實(shí)現(xiàn)用戶實(shí)驗(yàn)?zāi)康摹?/FONT>