摘要：本文介紹了一種基于Flash的高速數(shù)據(jù)采集記錄裝置的實(shí)現(xiàn)方案；文中采用了Flash高速存儲(chǔ)技術(shù)與FPGA的二級(jí)緩沖技術(shù)，提高了存儲(chǔ)速度，突破存儲(chǔ)芯片的瓶頸，成功實(shí)現(xiàn)了數(shù)據(jù)存儲(chǔ)速率與傳輸速率完美的匹配；同時(shí)通過設(shè)計(jì)合理的電路降低了存儲(chǔ)模塊的功耗，利用可靠的通信協(xié)議，有效保證了信號(hào)數(shù)據(jù)的可靠接收和存儲(chǔ)。

　　1.系統(tǒng)方案設(shè)計(jì)

　　本文設(shè)計(jì)的數(shù)據(jù)記錄系統(tǒng)由以下幾部分組成：兩臺(tái)完全相同的數(shù)據(jù)記錄儀、一個(gè)地面綜合測試臺(tái)、上位機(jī)、配套軟件以及配套電纜。主要用于記錄由雷達(dá)系統(tǒng)產(chǎn)生的視頻回波、圖像及遙測三路LVDS高速信號(hào)。系統(tǒng)工作時(shí)，由雷達(dá)系統(tǒng)首先發(fā)來啟動(dòng)記錄信號(hào)，使已處于采集狀態(tài)的兩臺(tái)記錄儀同時(shí)工作，二者互為備份。地面測試臺(tái)產(chǎn)生的模擬信號(hào)供記錄儀存儲(chǔ)，同時(shí)可以控制記錄儀進(jìn)入不同的工作狀態(tài)，通過內(nèi)置的USB接口讀取記錄儀的數(shù)據(jù)；上位機(jī)通過USB電纜與地面測試臺(tái)相接，對(duì)回讀的數(shù)據(jù)進(jìn)行分析，同時(shí)驗(yàn)證記錄儀是否正常工作。

　　2.系統(tǒng)硬件設(shè)計(jì)

　　該系統(tǒng)采用隔離變壓器隔離接收三路LVDS數(shù)據(jù)，使得隔離前后的電路沒有電氣連接特性，然后再將隔離后的信號(hào)傳送給存儲(chǔ)模塊；經(jīng)過存儲(chǔ)模塊的均衡、解串后傳給FPGA中心控制器，存入兩片F(xiàn)lash中。

　　遙測系統(tǒng)輸出的三路數(shù)據(jù)都有各自的啟動(dòng)記錄信號(hào)。當(dāng)記錄儀接收到啟動(dòng)控制信號(hào)，開始記錄對(duì)應(yīng)路的數(shù)據(jù)，并存儲(chǔ)到相應(yīng)的存儲(chǔ)模塊中。飛行試驗(yàn)完畢后，可以利用備用讀數(shù)電纜，將各個(gè)存儲(chǔ)模塊中數(shù)據(jù)通過測試臺(tái)上傳至上位機(jī)中進(jìn)行分析，以便對(duì)記錄儀的存儲(chǔ)功能進(jìn)行驗(yàn)證。在飛行模式下記錄儀的供電由雷達(dá)系統(tǒng)完成。

　　記錄儀由三個(gè)存儲(chǔ)模塊和一個(gè)接口模塊組成。存儲(chǔ)模塊主要接收遙測系統(tǒng)的視頻回波、圖像及遙測三路LVDS信號(hào)，并對(duì)其中的有效數(shù)據(jù)進(jìn)行實(shí)時(shí)存儲(chǔ)。該模塊主要包括以下幾個(gè)部分：中心邏輯控制芯片F(xiàn)PGA、配置芯片PROM、LVDS電纜均衡器、LVDS解串芯片、存儲(chǔ)芯片F(xiàn)lash、電源模塊以及60MHz晶振等。如圖所示：

　　接口模塊主要包括LVDS高速讀數(shù)接口、RS-422長線接口、視頻及圖像遙測雷達(dá)信號(hào)輸入接口、各個(gè)存儲(chǔ)模塊的LVDS輸入接口以及數(shù)據(jù)上傳和指令下發(fā)接口。高速讀數(shù)接口與地面測試臺(tái)主控卡的相應(yīng)接口連接，通過LVDS接口高速讀取其中的數(shù)據(jù)；422長線接口通過雙絞線電纜與地面測試臺(tái)連接，主要實(shí)現(xiàn)記錄儀與地面測試臺(tái)之間的通信。

　　3.系統(tǒng)邏輯設(shè)計(jì)

　　3.1 Flash高速存儲(chǔ)技術(shù)設(shè)計(jì)

　　由于Flash是基于頁讀寫、塊擦除的工作模式，在對(duì)其進(jìn)行讀、寫以及擦除操作都需要一定的等待時(shí)間，通過建立無效塊列表，有效地提高了讀寫速率。由FPGA內(nèi)部時(shí)序控制轉(zhuǎn)換將生成的4K并行數(shù)據(jù)輪流寫入兩片F(xiàn)lash中，單片F(xiàn)lash采用交替雙平面頁編程方式，存儲(chǔ)速率能夠達(dá)到29.85MB/s.采用兩片F(xiàn)lash進(jìn)行存儲(chǔ)，從時(shí)間上看兩個(gè)數(shù)據(jù)流同時(shí)流入兩片F(xiàn)lash中，相當(dāng)于數(shù)據(jù)總線增加了一倍，實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)速率能夠達(dá)到單片F(xiàn)lash存儲(chǔ)速率的兩倍，即有效數(shù)據(jù)存儲(chǔ)率為59.7MB/s,大于有效數(shù)據(jù)的傳輸速率59MB/s,能夠保證對(duì)每路數(shù)據(jù)源的可靠存儲(chǔ)。

　　3.2 存儲(chǔ)模塊邏輯設(shè)計(jì)

　　LVDS數(shù)據(jù)流可以直接按字節(jié)方式分離并存儲(chǔ)，該方式雖然可以降低FPGA內(nèi)部資源的消耗，但是加大了對(duì)存儲(chǔ)數(shù)據(jù)恢復(fù)的復(fù)雜程度，并其中一路存儲(chǔ)時(shí)出現(xiàn)丟數(shù)，容易影響到另一路數(shù)據(jù)的存儲(chǔ)，造成數(shù)據(jù)結(jié)構(gòu)的紊亂，導(dǎo)致存儲(chǔ)數(shù)據(jù)無法恢復(fù)。因此采用FPGA內(nèi)部雙口RAM資源，實(shí)現(xiàn)8Kbyte數(shù)據(jù)的緩沖，之后增加兩個(gè)4K雙口RAM,構(gòu)成了二級(jí)緩沖。

　　對(duì)于單路的I/P/Q信號(hào)，數(shù)據(jù)在60M的時(shí)鐘下寫入緩沖（8K）中，當(dāng)判斷寫入數(shù)據(jù)大于7106后，以60M的速率連續(xù)讀取4096個(gè)數(shù)據(jù)給二級(jí)緩沖A,同時(shí)控制Flash（A）模塊對(duì)二級(jí)緩沖A中的數(shù)據(jù)進(jìn)行判斷，當(dāng)寫入數(shù)據(jù)大于10個(gè)后，以30M的速率連續(xù)讀取4096個(gè)并寫入Flash（A）中；當(dāng)再次判斷緩沖（8K）中讀寫地址差值大于7106后，同樣以60M的速率連續(xù)讀取4096個(gè)數(shù)據(jù)，并寫入二級(jí)緩沖B,當(dāng)控制Flash（B）模塊判斷二級(jí)緩沖B中數(shù)據(jù)大于10個(gè)后，同樣以30M的速率讀取4096個(gè)后寫滿Flash（B）中的一頁。上述操作交替進(jìn)行，實(shí)現(xiàn)LVDS數(shù)據(jù)流中的有效數(shù)據(jù)輪流有序地存入兩片F(xiàn)lash中。存儲(chǔ)模塊內(nèi)部實(shí)現(xiàn)兩級(jí)緩沖的邏輯原理框圖見圖：

　　4.系統(tǒng)可靠性設(shè)計(jì)

　　記錄儀的正常工作離不開其可靠性設(shè)計(jì)。若電路設(shè)計(jì)的不合理，記錄儀的工作性能得不到保障，嚴(yán)重時(shí)會(huì)損壞設(shè)備，可見電路的可靠性設(shè)計(jì)[4]是記錄儀正常運(yùn)行的首要保障。

　　4.1 降低存儲(chǔ)模塊功耗的可靠性設(shè)計(jì)

　　存儲(chǔ)模塊的供電經(jīng)過電源芯片進(jìn)行電壓轉(zhuǎn)換，給存儲(chǔ)模塊內(nèi)部芯片供電。在未灌封之前進(jìn)行多次常溫測試發(fā)現(xiàn)，工作時(shí)電源芯片和XC3S200表面溫度較高，而且由于對(duì)記錄儀小體積的要求，要求內(nèi)部芯片焊接很集中；而且記錄儀在高空試驗(yàn)環(huán)境中會(huì)受到高沖擊、高過載的影響，必須對(duì)記錄儀存儲(chǔ)模塊進(jìn)行灌封，增加抗沖擊能力。為了解決上述問題，降低消耗在存儲(chǔ)模塊電源芯片本身的功耗。下面對(duì)存儲(chǔ)模塊進(jìn)行溫度測試試驗(yàn)。為了獲得存儲(chǔ)單元灌封后的內(nèi)部溫度，我們使用熱電偶對(duì)內(nèi)部多點(diǎn)進(jìn)行測量，實(shí)時(shí)顯示溫度。在試驗(yàn)一和試驗(yàn)二中，我們選定以下七個(gè)點(diǎn)，試驗(yàn)三中增加了中殼體外壁一點(diǎn)。

　　通過以上設(shè)計(jì)的試驗(yàn)可以看出，當(dāng)存儲(chǔ)模塊的供電電源輸入為3.6V左右時(shí)，測試各點(diǎn)的溫度都所有下降，在芯片正常工作范圍內(nèi)，且存儲(chǔ)模塊在長達(dá)十幾小時(shí)的高溫環(huán)境中仍能正常工作，說明存儲(chǔ)模塊輸入電源采用3.6V供電的可靠性。

　　4.2 記錄儀通信的可靠性設(shè)計(jì)

　　在整個(gè)存儲(chǔ)設(shè)備中，RS-422傳輸協(xié)議主要實(shí)現(xiàn)記錄儀與測試臺(tái)之間的通信功能，控制記錄儀的工作狀態(tài)，另外，還可以完成記錄儀的長線讀數(shù)功能。數(shù)據(jù)是以串行差分形式傳輸，測試臺(tái)主控卡向記錄儀下發(fā)傳輸命令的長度都是以6個(gè)字節(jié)為基本單位，其中，前兩個(gè)字節(jié)為固定幀頭“55H”、“AAH”;第3個(gè)字節(jié)為命令長度，為固定的“02H”;第4、5個(gè)字節(jié)為命令字，針對(duì)不同的命令會(huì)有對(duì)應(yīng)的命令字；第6個(gè)字節(jié)是校驗(yàn)和，大小等于兩個(gè)命令字的和。記錄儀也采用相同的命令格式進(jìn)行返回命令的上傳。

　　為保證控制指令傳輸?shù)目煽啃裕瑪?shù)據(jù)校驗(yàn)是必不可少的，因此，我們?cè)趨f(xié)議中設(shè)計(jì)了校驗(yàn)碼。同時(shí)，協(xié)議中還設(shè)計(jì)了命令信號(hào)從測試臺(tái)、接口板、存儲(chǔ)板、接口板，返回測試臺(tái)指令反饋機(jī)制，增強(qiáng)了系統(tǒng)對(duì)錯(cuò)誤命令的識(shí)別能力，提高了系統(tǒng)執(zhí)行命令的抗干擾能力。

　　5.結(jié)論

　　文中研究的高速數(shù)據(jù)記錄儀設(shè)備采用了雙片選、雙平面交替編程進(jìn)行數(shù)據(jù)存儲(chǔ)，并通過FPGA內(nèi)部的二級(jí)緩沖技術(shù)，使得記錄儀的總體寫入速度加倍，采用合理的電路降低存儲(chǔ)模塊的功耗，利用可靠的通信協(xié)議，有效保證了信號(hào)數(shù)據(jù)的可靠接收和存儲(chǔ)，完全滿足設(shè)計(jì)的高速存儲(chǔ)要求。目前該系統(tǒng)通過了高低溫、振動(dòng)、沖擊及電磁兼容等環(huán)境試驗(yàn)，能夠滿足實(shí)際的工程要求。（作者：侯澤雄，沈小林，姜旭剛）