摘要：為了滿足外場(chǎng)裝備檢測(cè)裝置的便攜化和信號(hào)采集的實(shí)時(shí)化要求，基于PC104總線的高效數(shù)據(jù)傳輸特點(diǎn)，采用了上位機(jī)控制板和信號(hào)采集板相結(jié)合的嵌入式系統(tǒng)搭建方法，在信號(hào)采集板中通過FPGA控制邏輯實(shí)現(xiàn)了多通道開關(guān).信號(hào)調(diào)理電路和A/D轉(zhuǎn)換器的配置，并把采集的信號(hào)數(shù)據(jù)傳輸給上位機(jī)控制板進(jìn)行實(shí)時(shí)顯示.應(yīng)用結(jié)果表明，該實(shí)時(shí)信號(hào)采集處理系統(tǒng)操作簡(jiǎn)單，具有較高的實(shí)時(shí)性和穩(wěn)定性.

　　0 引言

　　PC104是嵌入式工控機(jī)的一種，其外部總線接口為PC104 總線.使用堆疊的方式可以將多個(gè)PC104 主板結(jié)合到一起，并通過螺栓固定，保證系統(tǒng)的牢固可靠，應(yīng)對(duì)惡劣的使用環(huán)境.由于PC104具有功耗低，體積小，擴(kuò)展性高，功能強(qiáng)大等優(yōu)點(diǎn)，其已經(jīng)在航空航天.軍用武器裝備.工業(yè)控制等領(lǐng)域得到了廣泛的使用.

　　在對(duì)武器裝備進(jìn)行測(cè)試維護(hù)時(shí)，經(jīng)常需要對(duì)設(shè)備中的各類模擬信號(hào)進(jìn)行分析，從而對(duì)武器系統(tǒng)的運(yùn)行情況做出判斷.目前常見的測(cè)試設(shè)備往往實(shí)時(shí)性不高，無法更多地進(jìn)行人機(jī)交互.同時(shí)由于測(cè)試設(shè)備體積過于龐大，并不方便在外場(chǎng)對(duì)武器裝備進(jìn)行直接的測(cè)試和維護(hù).隨著現(xiàn)階段軍用裝備外場(chǎng)測(cè)試的信息化程度逐漸提高，迫切需要研制出體積小.結(jié)構(gòu)緊湊的便攜式實(shí)時(shí)測(cè)試設(shè)備.

　　目前主流的實(shí)時(shí)信號(hào)采集方式是通過高速A/D 轉(zhuǎn)換器件來完成的，其優(yōu)點(diǎn)是信號(hào)高，實(shí)時(shí)的信號(hào)采集帶來了大量的數(shù)據(jù)需要處理，對(duì)后端的信號(hào)處理系統(tǒng)提出了較高的要求.因此本文搭建了基于PC104總線的實(shí)時(shí)信號(hào)采集處理系統(tǒng)，憑借FPGA的高速處理能力控制A/D轉(zhuǎn)換器完成數(shù)據(jù)的采集，并通過PC104總線將數(shù)據(jù)提供給上位機(jī)完成用戶對(duì)實(shí)時(shí)信號(hào)的監(jiān)測(cè).

　　1 總體設(shè)計(jì)方案

　　本文的實(shí)時(shí)信號(hào)采集處理系統(tǒng)主要包括信號(hào)采集板和上位機(jī)控制板2部分，兩者之間通過PC104總線進(jìn)行通信.上位機(jī)控制板以CPU 為，擴(kuò)展出VGA,RJ45等人機(jī)交互所需要的外圍設(shè)備接口.信號(hào)采集板主要包括了FPGA 邏輯控制.A/D 轉(zhuǎn)換器.通道選擇開關(guān).前端信號(hào)調(diào)理器等.實(shí)時(shí)信號(hào)采集處理系統(tǒng)的總體結(jié)構(gòu)圖如圖1所示.

　　信號(hào)采集處理系統(tǒng)進(jìn)行工作時(shí)，上位機(jī)控制板的CPU通過PC104總線向底層信號(hào)采集板發(fā)送命令，對(duì)其工作參數(shù)進(jìn)行設(shè)置.CPU 與FPGA 之間通過地址和數(shù)據(jù)總線完成命令及數(shù)據(jù)的交互.多通道選擇開關(guān)對(duì)外部輸入的模擬信號(hào)進(jìn)行通道選擇，在信號(hào)調(diào)理芯片對(duì)模擬信號(hào)進(jìn)行相應(yīng)的預(yù)處理之后，在FPGA的邏輯控制下由A/D轉(zhuǎn)換器完成信號(hào)的采集.FPGA通過PC104總線實(shí)時(shí)地將采集的信號(hào)數(shù)據(jù)傳輸給CPU,通過運(yùn)行在上位機(jī)控制板的應(yīng)用程序完成數(shù)據(jù)的終分析和處理.信號(hào)采集處理系統(tǒng)可以通過FPGA 邏輯控制模塊靈活地調(diào)整采樣速率，來滿足多種信號(hào)不同速率的采樣要求.

　　2 硬件系統(tǒng)設(shè)計(jì)

　　2.1 上位機(jī)控制板

　　本系統(tǒng)采用深圳盛博公司的PC104 模塊SCM9022作為上位機(jī)控制系統(tǒng)硬件平臺(tái)，其處理器為英特爾凌動(dòng)N455 處理器，使用了1 GB 的DDR3 內(nèi)存，支持2 GB 的SSD 和1 路SATA 接口，支持2 個(gè)100 Base-T 以太網(wǎng)口，具有8路GPIO接口和6個(gè)串口，4個(gè)USB 2.0接口，標(biāo)準(zhǔn)鼠標(biāo)鍵盤接口，支持18 位的LVDS 和VGA 顯示.

　　SCM9022的硬件資源可以滿足對(duì)所需要采集信號(hào)的處理，用戶可以方便地使用其通用的外設(shè)接口完成必要的人機(jī)交互.上位機(jī)控制板包括了64 針腳的雙排單列插針J1 和40 針腳的雙排單列插針J2,總共104 根信號(hào)總線.上位機(jī)控制板是標(biāo)準(zhǔn)的PC104模塊，其尺寸為96 mm×90 mm?當(dāng)工作在8 b數(shù)據(jù)模式下時(shí)，J2的針腳信號(hào)無效，只有J1針腳有效；當(dāng)工作在16 b數(shù)據(jù)模式下時(shí)，J1和J2所有針腳都有效.在104個(gè)針腳中，包括了16個(gè)數(shù)據(jù)針腳，7個(gè)鎖存地址針腳，20個(gè)地址針腳，32個(gè)控制針腳，14 個(gè)地線和電源線，1 個(gè)14 MHz 的OSC,1 個(gè)8 MHz 的BCLK?其中，SA[011]為地址總線；SD[07]為數(shù)據(jù)總線；IOR 為輸入/輸出接口的讀控制，低電平有效；IOW 為輸入/輸出接口的寫控制，低電平有效；DATA 為串行數(shù)據(jù)；BALE 為地址鎖存信號(hào)；CLK 為移位脈沖；SY-CLK 為總線時(shí)鐘；IOCHADY 為輸入/輸出接口的準(zhǔn)備就緒信號(hào)，該信號(hào)由集電極開路門或三態(tài)門驅(qū)動(dòng)，低電平時(shí)處于無效狀態(tài)，表示輸入/輸出接口設(shè)備需要將總線的周期延長(zhǎng).時(shí)序如圖2所示.

　　2.2 信號(hào)采集板

　　為了能快速高效保證上位機(jī)控制板與信號(hào)采集板之間的PC104總線數(shù)據(jù)通信，底層的信號(hào)采集板使用了Altera公司的Cyclone Ⅲ系列FPGA芯片EP3C25F256C7N,通過控制邏輯來按照PC104總線的時(shí)序進(jìn)行數(shù)據(jù)傳輸.該芯片具有200 Kb邏輯單元.8 Mb嵌入式存儲(chǔ)器以及396個(gè)嵌入式乘法器能夠在控制信號(hào)采集芯片的同時(shí)，將采集的信號(hào)數(shù)據(jù)傳輸給上位機(jī).需要注意的是，由于PC104總線的針腳都是5 V電平，而FPGA芯片采用了3.3 V的電平信號(hào)，所以在信號(hào)采集板上使用了74LVH162245芯片對(duì)電平進(jìn)行轉(zhuǎn)換，調(diào)整電氣特性，完成由TTL電平向LVTTL電平的轉(zhuǎn)換，并增強(qiáng)驅(qū)動(dòng)能力.在信號(hào)的采集過程中，由于外部的多路模擬輸入信號(hào)往往比較微弱，其電平的幅度很小，為了保證A/D轉(zhuǎn)換模塊采集到足夠強(qiáng)的信號(hào)幅度，在信號(hào)采集板中使用了放大器INA103把輸入信號(hào)進(jìn)行調(diào)理放大到0~10 V之間.INA103是由BB公司生產(chǎn)的低功率增益可調(diào)通用儀器放大器，其具有高寬帶寬的特點(diǎn).在增益為100時(shí)，對(duì)應(yīng)的帶寬仍達(dá)到200 kHz?該芯片采用了可調(diào)電阻調(diào)整放大倍數(shù)，具體公式如式（1）所示：

　　本系統(tǒng)在信號(hào)采集板中采用了R = 6 Ω，故得到的放大倍數(shù)在0~1001 之間，保證了該芯片輸出給A/D 轉(zhuǎn)換器的信號(hào)電平在0~10 V之間.信號(hào)采集板的多路選擇開關(guān)采用了AD 公司的ADG508A 八選一高速選通開關(guān).系統(tǒng)通過2 片ADG508A 并行控制模擬信號(hào)的輸入，實(shí)現(xiàn)了對(duì)16路信號(hào)的實(shí)時(shí)采集.多路開關(guān)的輸入通斷是通過控制使能引腳EN以及CH0,CH1,CH2來完成的，F(xiàn)PGA 輸出的地址的位分別接到2 片ADG508A 的使能端，地址低3 位分別接入ADG508A 的A0,A1,A2?信號(hào)采集板的A/D 轉(zhuǎn)換芯片采用了BB 公司的ADS7805,其具有高速.低功耗的特點(diǎn).在5 V 的工作電壓下其的轉(zhuǎn)換頻率達(dá)到了100 kHz?該芯片內(nèi)部自帶有時(shí)鐘.電壓基準(zhǔn)和采樣保持等電路，極大的簡(jiǎn)化了用戶的電路設(shè)計(jì)，并且提高了系統(tǒng)的穩(wěn)定性.

　　ADS7805采用了逐次逼近式工作原理，A/D轉(zhuǎn)換結(jié)果通過16位數(shù)據(jù)總線并行輸出，輸入的模擬信號(hào)電平范圍為0~10 V,其工作時(shí)序圖如圖3所示.

　　3 軟件系統(tǒng)設(shè)計(jì)

　　實(shí)時(shí)信號(hào)采集處理系統(tǒng)的軟件部分包括了信號(hào)采集板的FPGA 控制邏輯和上位機(jī)控制板運(yùn)行的應(yīng)用程序.信號(hào)采集板在FPGA 控制邏輯下實(shí)現(xiàn)了信號(hào)的采集和傳輸，上位機(jī)控制板通過應(yīng)用程序完成人機(jī)界面的交互和數(shù)據(jù)控制處理.

　　3.1 FPGA控制邏輯的設(shè)計(jì)

　　FPGA控制邏輯是整個(gè)數(shù)據(jù)采集過程的部分，它所實(shí)現(xiàn)的功能包括：對(duì)多路選通開關(guān)ADG508A 的控制，對(duì)地址總線進(jìn)行譯碼，對(duì)A/D 轉(zhuǎn)換模塊ADS7805的控制，將采集的數(shù)據(jù)在FIFO中進(jìn)行存儲(chǔ)等.FPGA控制邏輯工作時(shí)的操作時(shí)序如圖4所示，其在一個(gè)總線操作周期內(nèi)的工作流程按如下順序進(jìn)行：

　　（1）FPGA上電后，首先進(jìn)行全局復(fù)位，數(shù)據(jù)總線設(shè)置為三態(tài)，地址鎖存清零.

　?。?）等待BALE 信號(hào)進(jìn)入下降沿的有效狀態(tài)，對(duì)PC104的地址總線進(jìn)行鎖存.

　?。?）等待IOR/W 信號(hào)有效，對(duì)地址進(jìn)行解碼，將鎖存的地址信息譯碼.

　　（4）對(duì)地址進(jìn)行比對(duì)，若比對(duì)正確則準(zhǔn)備就緒，若比對(duì)不正確則將地址鎖存器清零，數(shù)據(jù)總線設(shè)置為三態(tài).

　　（5）等待PC104數(shù)據(jù)周期有效時(shí)，接收上位機(jī)控制板傳輸過來的動(dòng)作命令數(shù)據(jù).

　?。?）控制INA103芯片對(duì)輸入的模擬信號(hào)進(jìn)行調(diào)理.

　?。?）控制ADG508A芯片進(jìn)行通道選擇.

　?。?）控制AD7805芯片開始進(jìn)行數(shù)據(jù)采集.

　　（9）以輸入輸出端口的OE信號(hào)為觸發(fā)脈沖，對(duì)所采集的信號(hào)數(shù)據(jù)進(jìn)行鎖存控制.

　?。?0）等待OE信號(hào)拉低，采集數(shù)據(jù)的鎖存結(jié)束，將數(shù)據(jù)通過總線傳輸給上位機(jī)控制板.

　?。?1）等待數(shù)據(jù)傳輸周期結(jié)束，將地址鎖存清零，數(shù)據(jù)總線設(shè)置為三態(tài).

　?。?2）等待下一個(gè)時(shí)鐘周期到來，再次重復(fù)進(jìn)行讀寫操作.

　　3.2 應(yīng)用程序的設(shè)計(jì)

　　上位機(jī)控制板運(yùn)行的應(yīng)用程序主要完成用戶對(duì)信號(hào)采集板的控制和監(jiān)視，將所采集到的信號(hào)實(shí)時(shí)在顯示器上進(jìn)行更新顯示.由于整個(gè)系統(tǒng)在外場(chǎng)進(jìn)行使用時(shí)的環(huán)境條件往往比較惡劣，且經(jīng)常會(huì)遇到斷電的情況，因此在上位機(jī)控制板運(yùn)行了Windows XP Embedded 操作系統(tǒng)來代替了傳統(tǒng)的Windows XP操作系統(tǒng)，從而提高了系統(tǒng)整體的可靠性[10]?本系統(tǒng)的應(yīng)用程序采用VC++進(jìn)行源代碼的編寫和調(diào)試，應(yīng)用程序調(diào)試編譯成功后，生成exe 可執(zhí)行程序，在操作系統(tǒng)上電后自動(dòng)按照默認(rèn)配置開始運(yùn)行.應(yīng)用程序啟動(dòng)后，首先通過PC104總線將用戶對(duì)信號(hào)采集板的配置命令發(fā)給FPGA控制邏輯，然后FPGA控制邏輯按照上位機(jī)具體的指令對(duì)多路控制開關(guān)芯片，信號(hào)調(diào)理芯片和A/D轉(zhuǎn)換芯片進(jìn)行控制，開始對(duì)信號(hào)的采集.上位機(jī)在接收到中斷信號(hào)后對(duì)緩存中的信號(hào)數(shù)據(jù)進(jìn)行讀取和處理，進(jìn)而在應(yīng)用程序中對(duì)信號(hào)數(shù)據(jù)進(jìn)行顯示，同時(shí)將數(shù)據(jù)實(shí)時(shí)進(jìn)行存儲(chǔ)，供事后做進(jìn)一步的分析和處理.如圖5所示.

　　4 結(jié)語

　　本文基于PC104總線，采用了上位機(jī)控制板和信號(hào)采集板相結(jié)合的方式，實(shí)現(xiàn)了用戶對(duì)信號(hào)的實(shí)時(shí)采集和處理.信號(hào)采集板的所有控制功能由FPGA 芯片來完成，大大減少電路板的器件數(shù)量，同時(shí)降低了系統(tǒng)成本，提高系統(tǒng)的可靠性.運(yùn)行在上位機(jī)控制板嵌入式操作系統(tǒng)的應(yīng)用程序完成了采集數(shù)據(jù)的實(shí)時(shí)顯示及用戶命令的配置，使用戶在使用時(shí)可以直觀的了解整個(gè)系統(tǒng)的工作狀況，并根據(jù)現(xiàn)場(chǎng)需要對(duì)信號(hào)采集的工作參數(shù)進(jìn)行調(diào)整.該實(shí)時(shí)信號(hào)采集系統(tǒng)具有較低的功耗.穩(wěn)定的性能.精簡(jiǎn)的體積.和優(yōu)良的抗震性能，其已經(jīng)作為某型裝備的便攜式外場(chǎng)檢測(cè)設(shè)備進(jìn)行了實(shí)地應(yīng)用，整體運(yùn)行可靠穩(wěn)定，具有較廣的推廣前景和較好的軍事經(jīng)濟(jì)效益.