4.系統(tǒng)軟件設(shè)計(jì)

　　4.1 系統(tǒng)軟件總體設(shè)計(jì)

　　要實(shí)現(xiàn)對(duì)系統(tǒng)的軟件控制，合理安排程序流程尤為重要。系統(tǒng)程序流程圖見圖5.

　　從低到高的時(shí)鐘信號(hào)從外部輸入，或者由內(nèi)部32位的刷新時(shí)鐘把I/O緩沖寄存器中的控制字傳送到AD9850的DDS內(nèi)核，這樣就可以從寫端口寫入AD9850的控制字暫時(shí)寄存在I/O緩沖寄存器中；所以，程序設(shè)計(jì)中要特別注意AD9850的時(shí)序要求，正確送出邏輯控制字，注意其刷新時(shí)鐘。

　　4.2 鍵盤掃描及按鍵識(shí)別子程序

　　在本設(shè)計(jì)中，所設(shè)定的頻率和初始相位都是通過2×2鍵盤輸入的，因此要通過鍵盤掃描和按鍵識(shí)別程序?qū)⑤斎氲逆I值處理后送至AD9850.鍵盤的工作方式一般有循環(huán)查詢工作方式、定時(shí)中斷掃描工作方式和中斷工作方式。

　　為了提高CPU的工作效率，可以采用中斷的方法掃描鍵盤，即只有在鍵盤有鍵按下時(shí)，才執(zhí)行鍵盤掃描并執(zhí)行該按鍵功能程序。如果無按鍵按下，單片機(jī)將不理睬鍵盤。子程序流程圖如圖6所示。

　　4.3 控制字寫入程序

　　并行控制寫入過程如下：FQ UD由高電平轉(zhuǎn)為低電平，單片機(jī)將數(shù)據(jù)W0輸出；之后，單片機(jī)控制W CLK由低電平轉(zhuǎn)為高電平，保持至少3.5ns后，再由高電平轉(zhuǎn)為低電平，此時(shí)寫完控制字W0;然后按照寫入W0過程，依次寫入W1、W2、W3、W4;，單片機(jī)控制FQ UD由低電平轉(zhuǎn)為高電平，完成40位數(shù)據(jù)寫入過程，同時(shí)把地址指針復(fù)位到個(gè)輸入寄存器W0,為下次寫入頻率/相位控制字作好準(zhǔn)備?？刂谱謱懭肓鞒倘鐖D7所示。

　　并行控制字寫入子程序如下：

　　5.系統(tǒng)測(cè)試

　　系統(tǒng)功能的實(shí)現(xiàn)需要CPU與外圍電路的密切配合。為保證系統(tǒng)按照設(shè)計(jì)意圖正常工作，必須對(duì)硬件電路和程序代碼進(jìn)行仔細(xì)調(diào)試，因此系統(tǒng)的調(diào)試在設(shè)計(jì)中占據(jù)著重要的地位。

　　5.1 系統(tǒng)上電前的測(cè)試

　　在系統(tǒng)上電前，需要對(duì)硬件電路板進(jìn)行仔細(xì)測(cè)試，看電源和地之間是否短路，芯片各引腳之間是否短路，芯片各引腳是否與焊盤連接良好，是否有焊接錯(cuò)誤。主要是采用兩種方法，其一就是利用顯微鏡對(duì)電路板的焊接情況進(jìn)行仔細(xì)檢查，看是否有短路，焊接是否可靠；其二就是利用數(shù)字萬用表對(duì)各引腳和測(cè)試點(diǎn)進(jìn)行檢查，保證電路上沒有短路。

　　5.2 電源、晶振的測(cè)試

　　電源電路、晶振電路和復(fù)位電路是保證整個(gè)系統(tǒng)正常工作的基礎(chǔ)，雖然其調(diào)試相對(duì)比較簡(jiǎn)單，但也應(yīng)首先保證他們的正常工作。單片機(jī)和AD9850的供電電源是5V.在接入外部電源前。首先要對(duì)外部輸入電壓進(jìn)行測(cè)量，用萬用表測(cè)得5v是否符合要求，經(jīng)測(cè)試，電壓值為5V,符合系統(tǒng)供電要求。然后用示波器對(duì)兩個(gè)電源進(jìn)行檢測(cè)，看其是否干凈，有沒有雜散，實(shí)測(cè)5V電壓均很穩(wěn)定。

　　晶振的調(diào)試就比較簡(jiǎn)單，單片機(jī)使用的是12MHz的溫度補(bǔ)償晶振，用示波器檢測(cè)后，發(fā)現(xiàn)其工作正常。AD9850使用100MHz的溫度補(bǔ)償晶振，用示波器檢測(cè)后，發(fā)現(xiàn)其工作正。

　　5.3 正弦信號(hào)的產(chǎn)生

　　從鍵盤輸入正弦信號(hào)的頻率和初始相位值，通過單片機(jī)將輸入的頻率和相位值轉(zhuǎn)換為頻率/相位控制碼，AD9850選擇的是并行數(shù)據(jù)輸入模式，40位的數(shù)據(jù)控制字經(jīng)8位數(shù)總據(jù)線分5次重復(fù)輸入。W CLK端和FQUD經(jīng)過5次加載后，輸入了40位的數(shù)據(jù)控制字，W CLK端信號(hào)的上升沿將被忽略，數(shù)據(jù)將不再被加載，直到下一個(gè)復(fù)位信號(hào)或者下一個(gè)FQ UD端信號(hào)的上升沿到來為止。在FQUD端信號(hào)的上升沿將40位的控制字加載進(jìn)入相位累加器，并且將地址指針復(fù)位指向個(gè)數(shù)據(jù)輸入地址端。每傳輸8位的控制碼后，延時(shí)3.5ns,置單片機(jī)引腳P3.3為l,即產(chǎn)生一個(gè)有效的W CLK上升沿信號(hào)，將控制碼送入AD9850輸入數(shù)據(jù)寄存器當(dāng)中，重復(fù)5次后，就可將40位的控制碼全部加載到AD9850的輸入數(shù)據(jù)寄存器當(dāng)中，然后再延時(shí)lns,置單片機(jī)引腳P3.2為l,即產(chǎn)生一個(gè)有效的FQ UD上升沿信號(hào)，再延時(shí)Ins后，將40位的控制碼全部加載到AD9850中的DDS頻率合成部分中，經(jīng)過13至118個(gè)周期后，就可以得到所需要的信號(hào)了。圖8為1MHz的正弦信號(hào)，圖9為10MHz的正弦信號(hào)。

　　6.結(jié)論

　　本文根據(jù)現(xiàn)代電子技術(shù)的發(fā)展需要以及直接數(shù)字頻率合成技術(shù)的特點(diǎn)，設(shè)計(jì)出了一套基于DDS的高信號(hào)源，該信號(hào)源能夠產(chǎn)生正弦波信號(hào)波形。經(jīng)過系統(tǒng)的軟件、硬件調(diào)試試驗(yàn)，所設(shè)計(jì)的系統(tǒng)能夠產(chǎn)成正弦波形，信號(hào)的頻率、相位、幅度的調(diào)節(jié)和抗干擾性等技術(shù)性能指標(biāo)基本上達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)。通過本文設(shè)計(jì)以及對(duì)DDS的研究表明，DDS技術(shù)可以應(yīng)用在高速寬帶頻率合成領(lǐng)域，特別是在對(duì)頻率切換速度、頻率分辨率及相噪、雜散要求較高的場(chǎng)合，DDS技術(shù)顯示了特殊的優(yōu)勢(shì)。本文只是DDS技術(shù)的初步研究，要達(dá)到性能完善，還有很多工作要做。比如電磁兼容的考慮、各種同步信號(hào)的設(shè)計(jì)以及系統(tǒng)穩(wěn)定性問題等等。