相關資料：

基于DSP的導航計算機硬件設計分析（一）

　　3 導航計算機硬件設計

　　導航系統(tǒng)的主要任務是測量各種載體的即時位置、速度、航向等導航參數(shù)，具有實時性高、運算量大等特點。因此在導航系統(tǒng)中，計算機設計是系統(tǒng)設計的關鍵。在基于DSP和單片機的導航系統(tǒng)中，導航計算機的任務首先是數(shù)據(jù)采集，包括采集慣性測量單元輸出信號，接收外部系統(tǒng)校正信息，如GPS輸出信息、初始位置信息等。其次是數(shù)據(jù)處理與運算，包括慣性測量元件的誤差補償、初始對準、導航參數(shù)解算、組合導航算法實現(xiàn)等。是輸出導航系統(tǒng)級系統(tǒng)狀態(tài)量，包括輸出導航參數(shù)以及與其它設備交換信息等。所有這些任務，如果都由一個CPU來進行運算的同時，還要兼顧系統(tǒng)控制和數(shù)據(jù)輸入輸出，并響應頻繁的中斷，必然降低系統(tǒng)運行效率，所以為了提高系統(tǒng)運行速度和效率，減輕導航計算機的負擔，設計一種以DSP和單片機為主的主從系統(tǒng)。導航計算機工作流程為：經(jīng)過前端處理的模擬信號由ADS1258完成采樣轉換后，給DSP一個中斷，讀取各個通道的數(shù)據(jù)并存儲在片外SRAM 數(shù)據(jù)區(qū)，同時DSP進行慣性測量元件的初始對準、誤差補償，在線校正濾波和導航參數(shù)解算，從而完成對系統(tǒng)目標的定位功能，再由雙口RAM 實現(xiàn)DSP和單片機目標信息的交換，終通過單片機完成系統(tǒng)的I/O接口和外部接口設備控制，系統(tǒng)總體結構如圖1所示。

圖1 導航計算機系統(tǒng)總體結構圖

　　在導航計算機中，需要對接受到的模擬數(shù)據(jù)進行采樣，并轉換為數(shù)字信號，送給CPU 計算和處理，處理器TMS320VC33與ADS1258通訊采用了TMS320VC33的SPI接口，TMS320VC33通過SPI接口對ADS1258進行初始化及讀取數(shù)掘，把通過TMS320VC33數(shù)字濾波器處理過的數(shù)據(jù)發(fā)送給ADS1258的DIN、DOUT分別用于數(shù)據(jù)的輸入和輸出，SCLK用于串行時鐘的輸入；START是AD的啟動信號，高電平有效，將DSP的XF0設置為通用I/O口，以XF0信號連接AD的START,啟動AD轉換器開始采樣和轉換；/DRDY是AD轉換結束信號，低電平有效；從AD讀出轉換數(shù)據(jù)都是在AD轉換完成后/DRDY為低電平時開始的，讀出轉換數(shù)據(jù)之前DSP需查詢DRDY的狀態(tài)。

　　本系統(tǒng)采用中斷方式，將/DRDY信號直接連接在DSP的外部中斷信號INT0上，提高了系統(tǒng)運行效率。

圖2 AD轉換器與DSP接口設計圖

　　TMS320VC33 無內(nèi)部ROM 存儲器，需擴展外部存儲器，外部存儲器采用FLASH 和SRAM 的配置方式，F(xiàn)LASH用來存儲DSP系統(tǒng)的程序以及初始化數(shù)據(jù)，系統(tǒng)啟動后，TMS320VC33自動將程序和初始化數(shù)據(jù)從FLASH 加載到SRAM 中，加載完成后，程序在SRAM 中運行。本系統(tǒng)設計選用AM29LV800BB-90EC,容量大小為512K×16位，訪問時間：90ns;存儲容量：8Mbit;工作溫度范圍：-55~+125℃；在線編程電壓：3.0~3.6V;低功耗：讀操作時電流為7mA,編程/擦除時電流為15mA.AM29LV800BB-90EC的地址線A0~A18與TMS320VC33的地址線A0~A18連接，AM29LV800BB-90EC的數(shù)據(jù)線D0~D15與TMS320VC33的低16 位數(shù)據(jù)線D0~D15 連接，TMS320VC33 的/PAGE0 連接AM29LV800BB-90EC 的片選信號/CE,TMS320VC33的R/W 信號連接AM29LV800BB-90EC的寫信號/WE,選擇16位數(shù)據(jù)模式。

圖3 DSP與FLASH存儲器接口設計圖

　　由于系統(tǒng)運行時，需要對SRAM 進行頻繁讀寫操作，因此采用快速存儲器件ISSI的IS61LV51216,它集成度高、功耗低、是一個8M 容量，結構為512K*16位字長的高速率SRAM.采用兩片IS61LV51216 芯片與DSP 連接。

　　IS61LV51216的地址線A0~A18與TMS320VC33的地址線A0~A18連接，片IS61LV51216的數(shù)據(jù)線D0~D15與TMS320VC33的低16位數(shù)據(jù)線D0~D15連接，第二片IS61LV51216的數(shù)據(jù)線D0~D15與TMS320VC33的高16位數(shù)據(jù)線D16~D31連接，TMS320VC33的/PAGE1連接IS61LV51216的片選信號/CE,TMS320VC33的R/W 信號連接IS61LV51216的寫信號/WE,選擇16位數(shù)據(jù)模式。

圖4 DSP與SRAM 存儲器接口設計圖。

　　計算機需要接受GPS定位信息，并進行解碼計算，還需要接受輸入輸出控制，處理的數(shù)據(jù)量很大，對數(shù)據(jù)通訊的穩(wěn)定性和可靠性要求都比較高。傳統(tǒng)的數(shù)據(jù)通訊主要有串行、并行、DMA以及雙口RAM 等方式。綜合各種通訊方式的優(yōu)缺點，考慮到該導航系統(tǒng)實時性高。數(shù)據(jù)量大的特點，采用雙口RAM 的方法實現(xiàn)DSP和單片機的實時數(shù)據(jù)通訊。系統(tǒng)選用IDT7005S,它是一款高速8K*8雙端口靜態(tài)RAM,與單片機組成接口電路時可直接相連。89C51的地址總線寬度為16位，數(shù)據(jù)總線為8位；而IDT7005S的地址總線寬度為13位，數(shù)據(jù)總線為8位，需對單片機進行總線擴展，具體使用鎖存器74LS373的使能信號，對數(shù)據(jù)進行分時讀寫，實現(xiàn)總線擴展。

圖5 單片機DSP與雙口RAM 接口設計圖

　　4 系統(tǒng)軟件設計

　　整個軟件基于中斷方式。DSP軟件工作流程為：系統(tǒng)上電復位后，加載外部flash的程序文件到外部SRAM 程序區(qū)，DSP初始化各個部分后運行。程序始終查詢AD的中斷信號，在獲得AD的中斷后進入中斷服務程序，采集后的數(shù)據(jù)存儲在外部SRAM 數(shù)據(jù)區(qū)，然后調用探測定位程序獲取聲音目標的方位等參數(shù)，并寫入雙口ram中，供單片機讀取后進行融合。本系統(tǒng)的DSP軟件流程如圖5所示。

圖6 DSP軟件設計流程圖

　　5 結語

　　本文結合了現(xiàn)代導航新技術的發(fā)展與需求，以DSP作為處理器實現(xiàn)導航系統(tǒng)的算法，以FPGA實現(xiàn)外圍接口的擴展，采用了高AD轉換器采集慣導數(shù)據(jù)，設計了基于DSP微小型的導航計算機。采用FPGA實現(xiàn)外圍接口的擴展，體積上省去了串口芯片，功能上能夠輔助DSP完成對GPS和數(shù)據(jù)采集的接受，這樣不僅省去了CPU 的一定工作量，還可以使CPU更能夠專注于組合導航的算法的計算，從而進一步提高系統(tǒng)的性能。本系統(tǒng)采用的高AD轉換器ADS1258為TI公司剛剛推出的高AD,在以及轉換速度上大大優(yōu)于以往的AD轉換器，這對于導航系統(tǒng)的性能奠定了硬件基礎。對DSP導航計算機硬件的設計在日后的發(fā)展也起到了很好的帶動作用。