摘要：針對(duì)雙天線干涉SAR 基線測(cè)量系統(tǒng)數(shù)據(jù)量大、實(shí)時(shí)性要求高和體積小的特點(diǎn)，設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA + PCI 的實(shí)時(shí)數(shù)據(jù)采集存儲(chǔ)系統(tǒng)。 系統(tǒng)基于PCI 總線技術(shù)，采用FPGA 和大容量SDRAM 對(duì)采集數(shù)據(jù)進(jìn)行控制和緩存，利用多個(gè)硬盤組成的磁盤陣列進(jìn)行實(shí)時(shí)存儲(chǔ)，實(shí)現(xiàn)了CCD 相機(jī)和激光測(cè)距儀與PCI 總線間的高速數(shù)據(jù)實(shí)時(shí)傳輸。 對(duì)系統(tǒng)進(jìn)行了功能和性能測(cè)試，測(cè)試結(jié)果表明，系統(tǒng)數(shù)據(jù)吞吐量大，實(shí)時(shí)性強(qiáng)，性能穩(wěn)定，能夠有效地滿足基線測(cè)量系統(tǒng)的需求。雙天線干涉合成孔徑雷達(dá)系統(tǒng)可以獲取地面目標(biāo)的高程信息，具有全天候、全天時(shí)工作、測(cè)繪范圍廣、分辨率高等優(yōu)點(diǎn)。干涉測(cè)量一般采用單軌雙天線或重復(fù)軌道單天線系統(tǒng)，對(duì)于單軌雙天線系統(tǒng)，其交軌干涉基線越長(zhǎng)、越，獲取的高程越高。一般干涉基線長(zhǎng)度大于4 m 時(shí)，基線呈柔性結(jié)構(gòu)而不能保持穩(wěn)定基線，由于柔性基線結(jié)構(gòu)出現(xiàn)的變形和抖動(dòng)，會(huì)造成2 個(gè)天線的相對(duì)位置和姿態(tài)動(dòng)態(tài)變化，并終嚴(yán)重影響高程。 采用CCD 相機(jī)和激光測(cè)距儀的組合基線測(cè)量系統(tǒng)能夠?qū)崿F(xiàn)對(duì)2 個(gè)天線的位置和姿態(tài)變化進(jìn)行精密動(dòng)態(tài)測(cè)量，CCD 相機(jī)對(duì)布設(shè)在天線上LED 標(biāo)志點(diǎn)進(jìn)行高速跟蹤拍攝，激光測(cè)距儀同步測(cè)量平臺(tái)與合作目標(biāo)之間的距離。 這使得柔性基線測(cè)量系統(tǒng)具有輸出數(shù)據(jù)量大、處理算法復(fù)雜、計(jì)算量大、處理實(shí)時(shí)性要求高等特點(diǎn)，本文針對(duì)柔性基線測(cè)量系統(tǒng)的需求，提出一種基于FPGA +PCI 的數(shù)據(jù)實(shí)時(shí)采集與高速存儲(chǔ)的解決方案，進(jìn)行了硬件關(guān)鍵功能設(shè)計(jì)與實(shí)現(xiàn)。 系統(tǒng)采用FPGA進(jìn)行邏輯控制，對(duì)CCD 相機(jī)和激光測(cè)距儀的數(shù)據(jù)進(jìn)行同步采集控制，整理、利用外部大容量的SDRAM 組進(jìn)行緩存，采用專用的PCI 接口芯片PLX9656,實(shí)現(xiàn)了2 個(gè)傳感器數(shù)據(jù)與PCI 總線數(shù)據(jù)的高速傳輸，利用多個(gè)SATA 硬盤構(gòu)成的大容量的磁盤陣列進(jìn)行實(shí)時(shí)存儲(chǔ)。 并對(duì)該數(shù)據(jù)采集存儲(chǔ)系統(tǒng)進(jìn)行了功能和性能測(cè)試，實(shí)測(cè)數(shù)據(jù)表明本文設(shè)計(jì)的系統(tǒng)能夠有效解決柔性基線測(cè)量系統(tǒng)數(shù)據(jù)高速采集，大容量數(shù)據(jù)傳輸?shù)碾y題。

　　1 系統(tǒng)組成及工作原理

　　1. 1 主要功能和技術(shù)指標(biāo)

　　在柔性基線測(cè)量系統(tǒng)中，為了實(shí)時(shí)測(cè)量柔性基線的抖動(dòng)和2 個(gè)天線相對(duì)姿態(tài)的變化，需要選擇高幀頻、大面陣的CCD 相機(jī)和高的激光測(cè)距儀進(jìn)行組合測(cè)量，這樣會(huì)產(chǎn)生大量高速的圖像數(shù)據(jù)和激光測(cè)距儀輸出的距離數(shù)據(jù)。 因此本文設(shè)計(jì)的高速采集存儲(chǔ)系統(tǒng)主要功能是控制各測(cè)量傳感器之間的時(shí)間同步，完成各傳感器數(shù)據(jù)的實(shí)時(shí)采集，并對(duì)采集的數(shù)據(jù)進(jìn)行分流。 一路數(shù)據(jù)進(jìn)行高速存儲(chǔ)； 另一路數(shù)據(jù)輸出至另外的實(shí)時(shí)處理系統(tǒng)中。根據(jù)柔性基線測(cè)量系統(tǒng)的要求，本文系統(tǒng)應(yīng)該能夠?qū)崟r(shí)采集和存儲(chǔ)2 個(gè)傳感器測(cè)量數(shù)據(jù)，需要達(dá)到的技術(shù)指標(biāo)主要包括持續(xù)采集速度、持續(xù)存儲(chǔ)速度和存儲(chǔ)容量等。系統(tǒng)中CCD 相機(jī)采用SVS-VISTEK 公司生產(chǎn)的一款高分辨率、高幀頻的面陣數(shù)字相機(jī)，圖像的分辨率為1608 列× 1208 行，相機(jī)幀頻為30 Hz. 該相機(jī)數(shù)據(jù)AD 采樣為10 位，數(shù)據(jù)采集只取高8 位，則CCD 相機(jī)每秒產(chǎn)生的數(shù)據(jù)量約為55. 57 MB. 激光測(cè)距儀采用的是德國(guó)公司生產(chǎn)的LRFS-0040-2 激光測(cè)距儀，測(cè)量速率可達(dá)50Hz,數(shù)據(jù)接口采用的是RS 422 接口，產(chǎn)生的數(shù)據(jù)量為9. 6 KB / s.2 個(gè)傳感器每秒的數(shù)據(jù)量約為56 MB / s,則采集系統(tǒng)的持續(xù)采集速度必須大于56 MB / s,才能對(duì)2 個(gè)傳感器數(shù)據(jù)進(jìn)行實(shí)時(shí)采集。只有當(dāng)持續(xù)存儲(chǔ)速率大于采集速度時(shí)，才能夠把數(shù)據(jù)實(shí)時(shí)準(zhǔn)確的存儲(chǔ)數(shù)據(jù)。 所以持續(xù)存儲(chǔ)速度要大于56 MB / s,SATA 硬盤理論讀寫速度可達(dá)150 MB / s,利用多個(gè)SATA 硬盤組成RAID陣列，可以提供比單個(gè)硬盤更高的存儲(chǔ)性能。

　　根據(jù)柔性基線測(cè)量系統(tǒng)的需求，該采集存儲(chǔ)系統(tǒng)的持續(xù)工作時(shí)間長(zhǎng)約為2 h,則需要的的存儲(chǔ)容量約為390. 76 GB.根據(jù)上述數(shù)據(jù)采集系統(tǒng)的需求分析，并考慮到系統(tǒng)的可擴(kuò)展性以及數(shù)據(jù)實(shí)際傳輸、終端處理的需要，要求數(shù)據(jù)采集記錄速度要達(dá)到70 MB / s,持續(xù)寫盤陣速度要達(dá)到120 MB / s,存儲(chǔ)容量要求達(dá)到2 TB.對(duì)于32 bit /33 MHz 的PCI 總線，實(shí)際使用中一般能達(dá)到80 MB / s,數(shù)據(jù)進(jìn)出系統(tǒng)內(nèi)存都要經(jīng)過(guò)PCI 總線，會(huì)導(dǎo)致總線的效率降低一半。 而系統(tǒng)的采集速度必須大于56 MB / s,所以選擇64 bit /66 MHz的PCI 總線，數(shù)據(jù)傳輸?shù)姆逯邓俣瓤梢赃_(dá)到528 MB / s,現(xiàn)有系統(tǒng)表明64 bit /66 MHz的PCI 總線實(shí)際傳輸?shù)乃俣饶苓_(dá)到200 MB / s 以上，所以該P(yáng)CI 總線的傳輸速度完滿足系統(tǒng)需求。

　　1. 2 系統(tǒng)組成和整體方案

　　整個(gè)系統(tǒng)主要由CCD 相機(jī)、激光測(cè)距儀，PCI數(shù)據(jù)采集卡，SATA 磁盤陣列和計(jì)算機(jī)組成。 其中PCI 圖像采集卡主要由傳感器數(shù)據(jù)接口、FPGA 邏輯控制芯片、高速緩存、PCI 接口芯片組成。 本文提出一種基于FPGA + PCI 的數(shù)據(jù)采集存儲(chǔ)系統(tǒng)的解決方案，該方案的原理如下： 首先由主機(jī)端發(fā)送命令對(duì)CCD 相機(jī)和激光測(cè)距儀進(jìn)行配置，配置完成后啟動(dòng)采集，CCD 相機(jī)輸出的高速圖像數(shù)據(jù)、同步控制信號(hào)一起送到FPGA 中，在FPGA 中進(jìn)行緩存，激光測(cè)距儀的數(shù)據(jù)通過(guò)串口也送入到FPGA 的雙口RAM 中進(jìn)行緩存，F(xiàn)IFO 半滿后在FPGA 的控制下把CCD 相機(jī)和激光測(cè)距儀數(shù)據(jù)進(jìn)行分流，其中一路送到外部的SDRAM 組中進(jìn)行緩存，SDRAM 存儲(chǔ)到設(shè)定圖像幀數(shù)后給PCI 發(fā)送中斷，主機(jī)響應(yīng)中斷，從SDRAM 中把數(shù)據(jù)讀到內(nèi)存中進(jìn)行處理，并同時(shí)向硬盤中寫數(shù)據(jù)完成實(shí)時(shí)存儲(chǔ)； 另一路送到相關(guān)的實(shí)時(shí)處理系統(tǒng)中進(jìn)行處理。整個(gè)設(shè)計(jì)方案的框圖如圖1 所示。

圖1 數(shù)據(jù)實(shí)時(shí)采集與存儲(chǔ)系統(tǒng)設(shè)計(jì)方案框圖

　　Fig. 1 System structure diagram of data acquisition and storage system in real-time

　　應(yīng)用于柔性基線測(cè)量系統(tǒng)的數(shù)據(jù)實(shí)時(shí)，采集存儲(chǔ)系統(tǒng)的設(shè)計(jì)包括以下幾個(gè)方面的關(guān)鍵技術(shù)：

　　Camera Link 接口技術(shù)、多傳感器同步技術(shù)、多傳感器數(shù)據(jù)的實(shí)時(shí)采集與高速緩存和多傳感器數(shù)據(jù)的實(shí)時(shí)存儲(chǔ)。

　　2 數(shù)據(jù)實(shí)時(shí)采集存儲(chǔ)系統(tǒng)關(guān)鍵設(shè)計(jì)與實(shí)現(xiàn)

　　下面對(duì)本系統(tǒng)中的幾個(gè)關(guān)鍵技術(shù)具體實(shí)現(xiàn)的設(shè)計(jì)方案進(jìn)行詳細(xì)闡述。

　　2. 1 數(shù)據(jù)采集接口設(shè)計(jì)

　　實(shí)驗(yàn)相機(jī)采用Camera Link 標(biāo)準(zhǔn)接口，基本配置采用標(biāo)準(zhǔn)的MDR26 連接器輸出。 本系統(tǒng)采用FPGA 作為采集卡的主控芯片，F(xiàn)PGA 支持的I /O 標(biāo)準(zhǔn)為L(zhǎng)VCMOS /LVTTL 信號(hào)。 因此本系統(tǒng)對(duì)于Camera Link 接口的設(shè)計(jì)方案為： 通過(guò)DS90CR288A 接收器將4 路相機(jī)數(shù)據(jù)LVDS 信號(hào)和1 路相機(jī)時(shí)鐘LVDS 信號(hào)轉(zhuǎn)換成28 位TTL 數(shù)據(jù)，輸出24 位圖像信號(hào)、圖像同步信號(hào)和像素時(shí)鐘信號(hào)Strobe. DS90CR288A 的主要功能是完成LVDS 到TTL 電平信號(hào)的轉(zhuǎn)換和串行信號(hào)轉(zhuǎn)成并行信號(hào)。 為了對(duì)相機(jī)進(jìn)行參數(shù)設(shè)置和觸發(fā)控制，需要將FPGA 輸出的相機(jī)控制信號(hào)（ CC1-CC4 ）和信號(hào)SerTC（ serial-to-camera） 通過(guò)電平轉(zhuǎn)換芯片DS90LV047 轉(zhuǎn)換成LVDS 信號(hào)送入接收器中。為了接收相機(jī)向采集卡發(fā)送的應(yīng)答信號(hào)SerTFG（ serial-to-frame-grabber ） ,采用DS90LV048 把該LVDS 信號(hào)轉(zhuǎn)換成TTL 信號(hào)后送入FPGA 中，并送入主機(jī)端進(jìn)行顯示。

　　2. 2 PCI 接口設(shè)計(jì)

　　由1. 1 節(jié)指標(biāo)論證結(jié)果可知，本系統(tǒng)采用64bit /66 MHz 的PCI 總線來(lái)實(shí)現(xiàn)數(shù)據(jù)的高速傳輸。PCI 接口是PCI 總線與外部總線的通信接口，以實(shí)現(xiàn)二者的通信。 目前常用的PCI 接口的方案是采用專用的PCI 總線接口芯片，無(wú)需掌握復(fù)雜的PCI 總線協(xié)議，設(shè)計(jì)簡(jiǎn)單，能夠減少開發(fā)周期和成本。 本系統(tǒng)中采用PLX9656 來(lái)進(jìn)行高速PCI 卡的設(shè)計(jì)，以實(shí)現(xiàn)設(shè)置相機(jī)參數(shù)、設(shè)置激光測(cè)距參數(shù)、設(shè)置采樣參數(shù)、讀取圖像數(shù)據(jù)等功能。 PLX9656是目前性能的PCI 接口控制器，具有PCI 端66 MHz、64 bits,LOCAL 端66 MHz、32 bits 的性能，符合PCI V2. 2 規(guī)范。 本系統(tǒng)中PCI 接口設(shè)計(jì)的重點(diǎn)是PLX9656 本地總線工作方式和數(shù)據(jù)傳輸模式的設(shè)置與實(shí)現(xiàn)。 PLX9656 的本地總線可以設(shè)置成3 種模式： M 模式、C 模式和J 模式。 根據(jù)本系統(tǒng)的特點(diǎn)，選擇C 模式，可以通過(guò)把MODE1 和MODE0 引腳拉低來(lái)實(shí)現(xiàn)C 模式的工作方式。 在C 模式下，數(shù)據(jù)傳輸方式分為主模式操作、從模式操作和DMA 操作。 采用DMA 工作方式，能在不需要CPU 干預(yù)的條件下，實(shí)現(xiàn)高數(shù)外設(shè)和存儲(chǔ)器間的快速傳輸，因此比較適合CCD相機(jī)數(shù)據(jù)和激光測(cè)距儀數(shù)據(jù)的傳輸，DMA 傳輸方式的實(shí)現(xiàn)可以通過(guò)對(duì)PLX9656 的內(nèi)部寄存器的DMAMODE0 /1,PCICR置位來(lái)實(shí)現(xiàn)。

相關(guān)內(nèi)容：

基于PCI 和FPGA 的InSAR 基線測(cè)量實(shí)時(shí)采集系統(tǒng)（二）