信號鏈基礎(chǔ)知識之PGA驅(qū)動參考引腳的探討
出處:wudexin2 發(fā)布于:2013-02-20 10:30:04
可編程增益放大器(PGA)是特殊的放大器結(jié)構(gòu)(請參見圖1),具有經(jīng)過修整的內(nèi)部電阻器網(wǎng)絡(luò),擁有比采用離散式電阻器組件的放大器更高的性能。正如圖1中PGA傳輸函數(shù)所顯示那樣,PGA輸出的誤差與內(nèi)部偏移電壓(VOS)、增益和VREF有關(guān)。

圖1:相應(yīng)傳輸函數(shù)的PGA配置舉例
在一些使用PGA的應(yīng)用中,關(guān)鍵的DC規(guī)范為VOS、增益與偏移、噪聲以及靜態(tài)功耗。如果參考引腳VREF不以運(yùn)算放大器緩沖電路驅(qū)動,則PGA傳輸函數(shù)的會受到極大影響。另外,從AC的角度來看,一個常見的難題是維持頻率下的增益,其會受到參考引腳電壓VREF以及對它起到緩沖作用的運(yùn)算放大器的影響。
考慮到帶寬、AOL(ω)、RO(ω) 和運(yùn)算放大器緩沖電路的反饋系數(shù) (β)(請參見圖2)大小的情況下,我們便可以更好地理解運(yùn)算放大器效應(yīng)對VREF所產(chǎn)生的影響。

圖2:Vref緩沖分壓器電壓
由于緩沖器本身β=1,因此輸出電壓VREF等于AOLVIN.VREF流入緩沖放大器反相輸入端的輸入偏置電流,決定了負(fù)載電流的大小程度。這一點非常重要,因為負(fù)載電流的大小會調(diào)節(jié)環(huán)路增益 (AOLβ) 和閉環(huán)輸出阻抗ROUT.
圖2顯示了VREF緩沖器的閉環(huán)內(nèi)部電路:Rout、Ro和AOL之間的重要關(guān)系如方程式1所示:

總之,隨著頻率不斷增加,運(yùn)算放大器通過減小AOL、增加Rout以及延長穩(wěn)定時間來保持固定輸出電壓和低阻抗的能力下降。這會影響PGA增益誤差的。
為了方便說明,請思考圖3所示單端PGA之例。輸入信號VIN有其DC組成部分(2.5V),而AC信號為一個200 mVpp、5 kHz正弦波:

圖3:緩沖器單端PGA

圖4:以TINA Spice中的“萬用表”功能對圖5進(jìn)行分析
我們可以利用TINA Spice中的“萬用表”功能(請參見圖4),獲得輸入電壓對輸出電壓的RMS值,并用其計算總輸出誤差,具體計算方法如方程式2和3:

例如,微功耗精密運(yùn)算放大器OPA333便擁有~350 kHz的增益帶寬(GBW)積。因此,在5 kHz下,閉環(huán)特性會下降到造成第二個運(yùn)算放大器(如OPA376)輸出端產(chǎn)生0.08%誤差的程度。若使用一個更高GBW的放大器(如:另一個精密運(yùn)算放大器)便可減小這種誤差。
通過在TINA SPICE中繪制出傳輸函數(shù)(VOUT/VIN)與頻率曲線圖的關(guān)系圖,我們可以直觀地看到改變阻抗頻率的效果(請參見圖5)。請注意,相比OPA333,OPA376當(dāng)作緩沖器時,增益與頻率的關(guān)系更加恒定:

圖5:OPA333和OPA376緩沖器比較圖
結(jié)果表明,把一個帶寬較高的運(yùn)算放大器(例如:OPA376等)用作VREF緩沖放大器,可明顯改善總輸出誤差。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- TTL、RS232、485 到底能傳輸多遠(yuǎn)距離2025/9/16 15:43:19
- 信號之時域如何轉(zhuǎn)換成頻域2025/9/2 17:19:53
- 探究 TVS 布局與靜電放電防護(hù)效果之間的內(nèi)在聯(lián)系2025/9/1 16:45:12
- 高扇出信號線優(yōu)化技巧(下)2025/8/28 16:10:19
- 高扇出信號線的優(yōu)化策略(上)2025/8/28 16:05:16
- 高速PCB信號完整性(SI)設(shè)計核心實操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計要點
- 連接器結(jié)構(gòu)設(shè)計常見問題分析









