基于FPGA的數(shù)字密碼鎖
出處:awey 發(fā)布于:2012-09-27 10:03:39
0 前言
自古以來人們對物品安全就十分重視,數(shù)字化的今天,電子鎖正在逐步取代以往的機(jī)械鎖被廣泛運(yùn)用在門禁、銀行和保險柜。然而,這些基于單片機(jī)的密碼鎖可靠性較差,而且功能拓展有限。隨著物聯(lián)網(wǎng)技術(shù)的發(fā)展,人們對電子鎖安全性和可靠性又提出了新的要求。本文所述的FPGA,即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。由于其高集成度,使得電子產(chǎn)品在體積上大大縮減,且具有可靠、靈活、高效等特性,己備受設(shè)計師們的青睞。
1 系統(tǒng)概述
1.1 功能概述
?。?)初始密碼為000000,按C鍵設(shè)置密碼,密碼設(shè)置完成后按A鍵即上鎖。
?。?)以4×4鍵盤為輸入設(shè)備,按B鍵開始密碼輸入,串行輸入6位密碼,輸入完成后按#鍵,確認(rèn)密碼輸入完成。七段數(shù)碼管將顯示用戶所輸入的數(shù)字。
?。?)密碼輸入正確,則開鎖指示燈滅,若密碼輸入錯誤或位數(shù)不足,報警燈亮。
?。?)處于報警狀態(tài)時,按*鍵可解除報警。
?。?)為保證安全,系統(tǒng)只有在開鎖狀態(tài)時,按C鍵,用戶才可重新設(shè)置密碼。
1.2 系統(tǒng)結(jié)構(gòu)
系統(tǒng)以4×4矩陣鍵盤為輸入設(shè)備,七段數(shù)碼管和指示燈為系統(tǒng)的輸入顯示和輸出指示器。系統(tǒng)內(nèi)部可分為以下幾個模塊:鍵盤掃描及消抖電路、分頻電路、譯碼電路、編碼器、寄存器、比較器、控制器、計數(shù)器。系統(tǒng)結(jié)構(gòu)大致如圖1所示。

按鍵所用開關(guān)為機(jī)械彈性開關(guān),當(dāng)機(jī)械觸點(diǎn)斷開、閉合時,由于機(jī)械觸點(diǎn)的彈性作用,一個按鍵開關(guān)在閉合或斷開時不會穩(wěn)定地接通或立即斷開,在電路上則會表現(xiàn)為連續(xù)地輸入同一個值。因此在鍵盤掃描電路里加入了鍵盤消抖程序。為使用戶能夠看到自己所輸入的密碼,將七段數(shù)碼管的顯示電路也集中到了鍵盤掃描電路內(nèi)。鍵盤掃描所用的時鐘頻率為1kHz,故將系統(tǒng)所用的1MHz的時鐘分頻為1kHz供鍵盤掃描用,以分頻模塊為例,其程序如下:

1.3 狀態(tài)機(jī)
狀態(tài)機(jī)(FSM)在一個有限狀態(tài)之下以目前電路所處的狀態(tài)為準(zhǔn),一旦外加時序及輸入信號來臨,則以目前的狀態(tài)及輸入信號的變化狀況為依據(jù),產(chǎn)生下的狀態(tài)及電位。狀態(tài)機(jī)是密碼鎖的主要控制部分,如圖2所示,狀態(tài)分為7種,S1:密碼修改狀態(tài);S2:開鎖狀態(tài);S3:閉鎖狀態(tài):S4:密碼輸入正確狀態(tài):S5:密碼輸入狀態(tài);S6:密碼輸入錯誤狀態(tài);S7:報警狀態(tài)。

系統(tǒng)上電時,處于開鎖狀態(tài),當(dāng)輸入change信號時,系統(tǒng)進(jìn)入修改密碼狀態(tài);若輸入lock信號,進(jìn)入安鎖狀態(tài),鎖閉合;在安鎖狀態(tài),輸入start信號,進(jìn)入輸入密碼狀態(tài);在輸入密碼狀態(tài),由ps_i_l密碼脈沖作為計數(shù)時鐘,計數(shù)值輸出作為寄存器地址,當(dāng)計數(shù)器計到6時,返回計數(shù)滿信號cin,如果密碼內(nèi)容和長度均正確,進(jìn)入密碼初驗(yàn)正確狀態(tài),如果密碼錯誤,進(jìn)入密碼初驗(yàn)錯誤狀態(tài);在密碼初驗(yàn)正確狀態(tài),輸入確認(rèn)信號enter時,進(jìn)入開鎖狀態(tài);在密碼初驗(yàn)錯誤狀態(tài),輸入確認(rèn)信號enter時,進(jìn)入報警狀態(tài);在報警狀態(tài),warn信號等于‘1',如果輸入清楚報警信號off_al,則進(jìn)入安鎖狀態(tài)。以開鎖過程為例,其功能仿真波形如圖3所示。

2 系統(tǒng)功能仿真
自上而下的設(shè)計方法,是現(xiàn)代電子系統(tǒng)的新型設(shè)計策略,它從設(shè)計的總體要求出發(fā)。本文用VHDL語言以系統(tǒng)的整體輸入輸出作為頂層實(shí)體描述,然后進(jìn)行元件例化和位置映射。分別建立每個模塊的VHDL文件,由系統(tǒng)進(jìn)行整體的綜合和功能仿真。
2.1 系統(tǒng)軟件仿真
完成系統(tǒng)的整體設(shè)計后,再對頂層文件進(jìn)行編譯,然后建立Vector Waveform File,編輯輸入波形后進(jìn)行功能仿真,以密碼輸入錯誤為例,仿真結(jié)果如圖4所示,設(shè)置密碼為279235,系統(tǒng)處于閉鎖狀態(tài)時,按start鍵,開始輸入密碼8765413,密碼輸入錯誤,則系統(tǒng)還是處于閉鎖狀態(tài),且warn變?yōu)楦唠娖健?/FONT>

2.2 系統(tǒng)硬件測試
系統(tǒng)硬件測試環(huán)境用的是EP2C35F672C8,它采用672引腳的BGA封裝,表1列出了該款FPGA的所有資源特性。

完成引腳分配后,通過JTAG調(diào)試接口將程序到芯片內(nèi),進(jìn)行硬件測試,首先設(shè)置密碼為654321然后上鎖,以輸入錯誤密碼為例,輸入235689然后按#}鍵,由圖4可見,閉鎖指示燈D3亮,表示未開鎖,報警指示燈D4亮,表示密碼輸入錯誤。測試結(jié)果表明設(shè)計成功。

3 結(jié)束語
設(shè)計選用FPGA芯片、4×4矩陣鍵盤、七段數(shù)碼管為主要硬件,設(shè)計了一種低功耗、體積小的密碼鎖,并在硬件上驗(yàn)證了其可靠性。由于FPGA的靈活性,密碼長度可根據(jù)寄存器個數(shù)而隨意改變,此設(shè)計在現(xiàn)代物聯(lián)網(wǎng)技術(shù)中將有廣泛應(yīng)用
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計運(yùn)維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場疑難問題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場調(diào)試與優(yōu)化實(shí)操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號采集:調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14
- 高速PCB信號完整性(SI)設(shè)計核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計常見問題分析









