低泄漏值的飛安級(jí)低電流電路設(shè)計(jì)
出處:楊真人 發(fā)布于:2012-09-24 16:24:14
本文的部分定義并描述了低電流技術(shù)的設(shè)計(jì)方法,解釋了在設(shè)計(jì)這些電路過(guò)程中所遇到的問(wèn)題,并且闡述了屏蔽方法和保護(hù)環(huán)方法的應(yīng)用方案。
低電流設(shè)計(jì)技術(shù)
a. 把元器件懸浮排列
對(duì)于關(guān)鍵的微型放大器電路來(lái)說(shuō),通常需要用到一些“非傳統(tǒng)”的結(jié)構(gòu)技術(shù)來(lái)使這些放大器正常工作。
經(jīng)典的低電流技術(shù)是一種“懸浮在空中”的連線技術(shù),具體來(lái)說(shuō),就是在關(guān)鍵通路或電路節(jié)點(diǎn)上的元器件走向在板級(jí)系統(tǒng)上方互連。這些元器件的排布和路徑與板級(jí)系統(tǒng)互不接觸,從而有效消除了PCB板的影響。
聚四氟乙烯材料的終端可以用來(lái)支持大型元器件或者密集排列的節(jié)點(diǎn)。這些元器件的下方區(qū)域通常被設(shè)計(jì)成一整塊裸露的保護(hù)平面。

圖1:懸浮在空中的連線
這種技術(shù)會(huì)給設(shè)計(jì)帶來(lái)的泄漏電流、的雜散電容和的整體低電流性能,但是這種技術(shù)需要手動(dòng)排列元器件,而這卻是在大規(guī)模生產(chǎn)和有限空間排布中難以實(shí)現(xiàn)的。
b. 利用雙通道中的第二個(gè)通道
這里有一個(gè)小技巧:當(dāng)你在設(shè)計(jì)一個(gè)非反相架構(gòu)的電路時(shí),利用雙通道中的第二個(gè)(“B”)通道作為主放大器。

圖二:標(biāo)準(zhǔn)的雙通道運(yùn)算放大器端口引出示意圖
在標(biāo)準(zhǔn)的雙通道端口引出結(jié)構(gòu)中,第二個(gè)(“B”)非反相的輸入端與負(fù)電源電壓端口離得較遠(yuǎn),也就是說(shuō),與反相端口隔離得較遠(yuǎn)。這樣的話,輸入端恰好在封裝的邊角上從而非常易于與源端相連。此外,在V-和“B”非反相端處也能留出保護(hù)環(huán)通路的空間。這樣的話,“A”通道上的放大器可以用來(lái)作為保護(hù)環(huán)驅(qū)動(dòng)電路。
單端口引出面臨著與“A”通道存在的同樣問(wèn)題,也就是說(shuō),非反相輸入端與電源電壓距離較近。除了少數(shù)需要用到單端結(jié)構(gòu)的情況外,如果單端和雙端同時(shí)出現(xiàn)在一個(gè)具有八端口引出的封裝中,采用上述雙通道的方案將會(huì)更加有優(yōu)勢(shì)。
c.小封裝并不一定那么好

圖3:小封裝的比較
較小管腳間距的封裝意味著更大的泄漏電流。這主要有兩個(gè)原因,一是因?yàn)榫o密的管腳排布,二是由于更加緊貼著電源電壓和其他端口。雖然單位面積的板級(jí)電阻率是一定的,但是將焊盤(pán)排布得更近會(huì)減小距離從而降低電阻率。
此外,更加緊密的管腳排布更容易受到沾污,而且對(duì)于這么緊密的管腳距離來(lái)說(shuō),是很難有效進(jìn)行清潔的。正如我們所看到的,如果間距并不是首要考慮因素的話,SOIC-8封裝很少會(huì)比MSOP-8封裝更有優(yōu)勢(shì)。在這點(diǎn)上,原先的DIP封裝仍然是的封裝形式。基于同樣的原因,單管腿的SOT-23比單管腿的SC-70更受歡迎。
設(shè)計(jì)和版圖的建議
這里提供一些通用的建議,供你設(shè)計(jì)時(shí)參考借鑒。
保護(hù)環(huán)應(yīng)該圍繞所有輸入端口,在內(nèi)層和底層上同樣要對(duì)PCB板采取保護(hù)措施。由于輸出端具有低阻抗,因此它不需要進(jìn)行保護(hù),但是輸出端應(yīng)該與輸入端有效隔離。
在保護(hù)環(huán)的距離以及輸入阻抗之間需要作一個(gè)折衷。如果保護(hù)環(huán)和輸入通道之間的距離較大的話,將會(huì)降低輸入阻抗。
將輸入表面積化,從而可以降低雜散電容和離子沖擊的影響。相對(duì)于微型放大器的信號(hào)幅度來(lái)說(shuō),電流與電阻的乘積帶來(lái)的電壓降可以被忽略,而且工作速度一般來(lái)說(shuō)又比較低,因此,可以通過(guò)盡可能減小布線寬度的方法來(lái)減小雜散效應(yīng)。
需要將所有松散布局的走線排布得更加緊密些。敏感的高阻抗電路通??梢浴翱吹健弊呔€漂移的影響(ΔC)。在保護(hù)環(huán)的區(qū)域內(nèi),跳線或者互連線應(yīng)該設(shè)計(jì)得更加裸露(是鍍錫的實(shí)心銅材料)。
對(duì)于去除焊錫層的PCB板來(lái)說(shuō),用密閉的保護(hù)環(huán)或掩蔽層包圍起來(lái),以減小水分和灰塵顆粒的影響。
如果需要的話,在導(dǎo)體的周圍盡可能多地采用聚四氟乙烯和其他絕緣材料。同時(shí),將其余區(qū)域保護(hù)起來(lái)。對(duì)于高壓應(yīng)用來(lái)說(shuō),請(qǐng)注意互相之間的距離。
請(qǐng)注意板上用到的塑料和膠帶。請(qǐng)使用可抗ESD的導(dǎo)電膠。
陶瓷電容會(huì)受到壓電效應(yīng)和機(jī)械振動(dòng)的影響,這時(shí)產(chǎn)生的噪聲會(huì)引起電容的電荷饋通。在輸入端、集成端、反饋端和偏置網(wǎng)絡(luò)中使用陶瓷電容要格外小心。
整個(gè)包裝應(yīng)該被完全封閉,易潮的情況下,要使用干燥劑。這些干燥劑應(yīng)該像通常的維護(hù)服務(wù)一樣,方便被用戶或者實(shí)驗(yàn)人員更換。
盡量避免板子被彎曲或受到應(yīng)力影響。在多層板之間采用點(diǎn)支撐或面支撐的方法,請(qǐng)不要引入外部用戶控件或板級(jí)連接器。
正如在本文開(kāi)頭所提到的,在微型放大器領(lǐng)域,與“傳統(tǒng)”電路相比,設(shè)計(jì)一個(gè)成功的電路要求采用不同的設(shè)計(jì)方法。如果大家能夠遵照上述一些簡(jiǎn)單建議的話,各位一定能達(dá)到成功的高設(shè)計(jì)水平。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)2026/4/10 11:03:45
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)2026/4/9 10:06:18
- AC-DC電源模塊選型指南2026/4/8 10:35:45
- 如何選擇適合你項(xiàng)目的AC-DC電源轉(zhuǎn)換方案?2026/4/8 10:15:39
- 開(kāi)關(guān)電源的工作原理與基本結(jié)構(gòu)2026/4/3 14:25:27
- 高速PCB信號(hào)完整性(SI)設(shè)計(jì)核心實(shí)操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計(jì)算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對(duì)系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護(hù)設(shè)計(jì)
- 連接器耐腐蝕性能測(cè)試方法
- PCB電磁兼容(EMC)設(shè)計(jì)與干擾抑制核心實(shí)操規(guī)范
- 用于相位噪聲測(cè)量的低通濾波器設(shè)計(jì)與本振凈化技術(shù)
- MOSFET在高頻開(kāi)關(guān)中的EMI問(wèn)題
- 電源IC在便攜式設(shè)備中的設(shè)計(jì)要點(diǎn)
- 連接器結(jié)構(gòu)設(shè)計(jì)常見(jiàn)問(wèn)題分析









