簡易隔離式偏壓電源的設(shè)計
出處:cqs168 發(fā)布于:2012-06-29 09:31:46
本文將探討如何以少零件、復(fù)雜度及節(jié)省成本的方法,針對閘極驅(qū)動、隔離感測與通訊電路,設(shè)計隔離式電源供應(yīng)電路。當(dāng)輸入電壓較低,而且電路通電時允許少許(5%) 電壓偏差,就能夠使用這種電路。
圖1的例子示范了專為簡易隔離式偏壓電源所開發(fā)的IC,任何允許下沉操作(sink operaton)的同步降壓電路均可使用。這種電路稱為非對稱半橋返馳電路(asymmetrical half-bridge flybuck) ,其運作方式與同步降壓穩(wěn)壓器相當(dāng)類似。連接輸入電壓的FET圖騰柱 (totem pole) 輸出會供應(yīng)電感電容濾波器。接下來透過分壓器(voltage pider)及誤差放大器負(fù)輸入調(diào)節(jié)濾波器輸出。誤差放大器會控制FET圖騰柱(totem pole)輸出的負(fù)載周期,使DC電壓維持在感測點(sense point)。
C6的電壓相當(dāng)于負(fù)載率(duty factor)乘以輸入電壓。和降壓功率級一樣,電感的伏秒(voltage-second)必須等于零。但此電路在電感加入一個耦合繞組(coupled winding),并且使用二極管修正低位FET啟動時所反射的電感電壓。由于這段期間的電感電壓等于輸出電壓,因此電路的輸出將獲得調(diào)節(jié)。不過側(cè)及二次側(cè)的電壓降幅差異將降低調(diào)節(jié)的效果。在此電路中,負(fù)載的電壓調(diào)節(jié)將受到二極管D1正向電壓降幅的影響,若將二極管改換成FET,即可提升負(fù)載調(diào)節(jié)的效果。

圖1:同步降壓電路提供隔離式電源供應(yīng)
和耦合電感SEPIC一樣,此拓樸的寄生組件也會影響電路性能。在導(dǎo)通時間內(nèi),電路狀況相當(dāng)良好,大部份的電流都流入耦合電感T1的磁化電感,使C6充電。輸出電容C3則供應(yīng)負(fù)載電流。不過,在關(guān)閉期間,兩個電容將透過電感的耦合繞組平行放置。這兩個電容具有不同的電壓,只有回路中的寄生組件會限制兩者之間的電流。這些寄生組件包括這兩個電容的ESR、耦合電感的繞組電阻、低位MOSFET與二極管的阻抗,以及耦合電感的漏損電感。
圖2顯示不同漏損電感值的模擬電流。上半部為T1側(cè)的電流,下半部為輸出二極管D1的電流。緊密耦合電感10 nH與松散耦合電感1μH的漏損電感各不相同。對于緊密耦合電感,峰值電流較高,也受到回路阻抗的實質(zhì)限制。
對于松散耦合電感,峰值電流較低。較高的漏損可減少RMS電流,有助于改善電源供應(yīng)的效率。圖2顯示兩者的比較。松散耦合電感的電流多可減少50%,可減少少數(shù)組件的耗損達(dá) 75%.松散耦合的缺點是輸出電壓的調(diào)節(jié)不佳。

圖2:低漏損增加循環(huán)電流
圖3顯示如圖1的轉(zhuǎn)換器所呈現(xiàn)的負(fù)載調(diào)節(jié)結(jié)果。如果負(fù)載電流受限制,在大部分的情況下,此轉(zhuǎn)換器將提供足夠的調(diào)節(jié)。在輕負(fù)載時,可看出二極管接面電壓變化及振鈴的影響??赡苄枰?fù)載或Zener箝位,才能降低這些輕負(fù)載效應(yīng)。在重負(fù)載時,電路的寄生組件會降低調(diào)節(jié)的效果。因此減少組件數(shù)有助于提升效果。例如,將二極管改換成同步切換,將大幅提升負(fù)載調(diào)節(jié)。

圖3:返馳負(fù)載調(diào)節(jié)在大多數(shù)情況下均良好
總而言之,返馳式(Flyback)轉(zhuǎn)換器是相當(dāng)具吸引力的拓樸,能夠提供低成本且簡單的隔離式電源供應(yīng),承受輸出5%至10%的電壓變化。二極管整流器在5V下的輸出效率能夠維持80% 的良好狀態(tài),而且同步整流器的狀態(tài)也將更為改善。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.hbjingang.com,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 電源IC在惡劣環(huán)境中的防護設(shè)計2026/4/10 11:03:45
- 電源IC在便攜式設(shè)備中的設(shè)計要點2026/4/9 10:06:18
- AC-DC電源模塊選型指南2026/4/8 10:35:45
- 如何選擇適合你項目的AC-DC電源轉(zhuǎn)換方案?2026/4/8 10:15:39
- 開關(guān)電源的工作原理與基本結(jié)構(gòu)2026/4/3 14:25:27
- 高速PCB信號完整性(SI)設(shè)計核心實操規(guī)范
- 鎖相環(huán)(PLL)中的環(huán)路濾波器:參數(shù)計算與穩(wěn)定性分析
- MOSFET反向恢復(fù)特性對系統(tǒng)的影響
- 電源IC在惡劣環(huán)境中的防護設(shè)計
- 連接器耐腐蝕性能測試方法
- PCB電磁兼容(EMC)設(shè)計與干擾抑制核心實操規(guī)范
- 用于相位噪聲測量的低通濾波器設(shè)計與本振凈化技術(shù)
- MOSFET在高頻開關(guān)中的EMI問題
- 電源IC在便攜式設(shè)備中的設(shè)計要點
- 連接器結(jié)構(gòu)設(shè)計常見問題分析









