基于軟核處理器的多處理器片上系統(tǒng)（MPSoC）設(shè)計(jì)正日益風(fēng)靡于嵌入式系統(tǒng)設(shè)計(jì)領(lǐng)域。為了向多個(gè)處理器提供一致的數(shù)據(jù)，存儲(chǔ)區(qū)架構(gòu)和管理已成為設(shè)計(jì)工作中非常重要的組成部分。在原型汽車應(yīng)用中，我們準(zhǔn)備構(gòu)建一個(gè)雙MicroBlaze系統(tǒng)，用于在兩個(gè)MicroBlaze上支持賽靈思（Xilinx）公司嵌入式處理器內(nèi)核Xilkernel.

　　在開發(fā)自主汽車原型轉(zhuǎn)向平臺(tái)前，我們根據(jù)Xilinx技術(shù)規(guī)范、參考設(shè)計(jì)和雙處理器設(shè)計(jì)套件，研究出一套通用的設(shè)計(jì)工作流和工藝。該設(shè)計(jì)結(jié)合了多種功能，比如：防碰撞、行車道檢測(cè)和自動(dòng)停放。Xilkernel設(shè)計(jì)提供了諸如Posix線程這樣的庫(kù)函數(shù)，可重復(fù)利用基于QNX的防碰撞應(yīng)用以及對(duì)其進(jìn)行分割。

　　緊密連接

　　我們構(gòu)建了一個(gè)緊密連接的處理器系統(tǒng)，內(nèi)含兩個(gè)配置完全相同的MicroBlaze處理器，在Harvard架構(gòu)中，每個(gè)處理器都與一個(gè)16KB的局部塊RAM（BRAM）相連（圖1）。另外，這兩個(gè)處理器還與一個(gè)128MB的DDR存儲(chǔ)器模塊相連，用于存儲(chǔ)代碼和數(shù)據(jù)交換。Xilinx平臺(tái)工作室（XPS）Mutex內(nèi)核負(fù)責(zé)對(duì)兩個(gè)MicroBlaze共享的存儲(chǔ)器訪問(wèn)進(jìn)行同步。兩個(gè)處理器還能通過(guò)一對(duì)快速單工鏈路（FSL）直接通信，F(xiàn)SL支持主/從和流水線處理器設(shè)計(jì)概念。采用FSL實(shí)現(xiàn)這兩個(gè)MicroBlaze的互聯(lián)，而不采用XPS Mailbox實(shí)現(xiàn)，可以提高性能，并降低資源耗用。

圖1:面向XtremeDSP開發(fā)平臺(tái)的雙MicroBlaze Xilkernel配置。

　　兩個(gè)定時(shí)器外設(shè)負(fù)責(zé)為Xilkernel的調(diào)度實(shí)現(xiàn)提供中斷源。開發(fā)階段的步，我們通過(guò)UART接口將激光掃描儀連接到系統(tǒng)，為防碰撞系統(tǒng)提供目標(biāo)檢測(cè)。為以中斷控制器而非直接連接的時(shí)鐘中斷部署Xilkernel,我們?cè)诎逯С职˙SP）設(shè)置中調(diào)整了與Xilkernel相關(guān)的參數(shù)sysintc_spec.

　　我們把兩個(gè)MicroBlaze連接到MicroBlaze調(diào)試模塊進(jìn)行調(diào)試，并通過(guò)microblaze_1的JTAG UART輸出ST.DIO.我們分析了系統(tǒng)的兩種實(shí)現(xiàn)方案，一種用XtremeDSP開發(fā)平臺(tái)搭配Spartan-3A DSP 1800A FPGA,另一種用ML605評(píng)估板搭配Virtex-6 XC6VLX240T FPGA.

　　存儲(chǔ)器和高速緩存架構(gòu)

　　多端口存儲(chǔ)器控制器（MPMC）通過(guò)Xilinx緩存鏈路（XCL）將Microblaze與外部DDR2存儲(chǔ)器相連，并分配直接存儲(chǔ)訪問(wèn)。由于采用統(tǒng)一的存儲(chǔ)器架構(gòu)，每個(gè)處理器具有相同的存儲(chǔ)延遲和訪問(wèn)方式。我們?yōu)槊總€(gè)MicroBlaze配置了8KB指令和8KB數(shù)據(jù)緩存，均連接到單一MPMC PIM.這種布線方式可以讓我們將多8個(gè)MicroBlaze關(guān)聯(lián)到一個(gè)MPMC.

　　單一MPMC地址總線連接和數(shù)據(jù)總線連接，會(huì)導(dǎo)致MPMC與外部存儲(chǔ)器之間出現(xiàn)數(shù)據(jù)流和取指瓶頸。但內(nèi)部的時(shí)間片輪轉(zhuǎn)仲裁，能夠保證所有請(qǐng)求都能順序訪問(wèn)存儲(chǔ)器。另外，MicroBlaze還能通過(guò)處理器局部總線（PLB）保持與MPMC的連接，以提供對(duì)無(wú)緩存共享存儲(chǔ)區(qū)的訪問(wèn)。

　　在多處理器環(huán)境中，確保數(shù)據(jù)高速緩存的一致性非常重要。因此，我們將外部存儲(chǔ)的地址范圍分為三段（圖2）。每個(gè)MicroBlaze占有自己的地址空間，而只有數(shù)據(jù)存儲(chǔ)在其特定的區(qū)域，XCL才會(huì)緩存數(shù)據(jù)。第三個(gè)地址空間提供一個(gè)獨(dú)立段，可通過(guò)PLB訪問(wèn)，而用于交換未緩存的共享數(shù)據(jù)。通過(guò)在鏈接腳本中預(yù)定義變量，軟件工程師可以得到一個(gè)指向該段基址的指針。我們用寫通策略配置高速緩存，因?yàn)槿绻捎没貙懖呗?，處理多個(gè)寫訪問(wèn)會(huì)導(dǎo)致更多延遲。

圖2:DMX系統(tǒng)的內(nèi)存印象圖

　　連接器腳本的配置

　　連接器腳本的作用是，根據(jù)硬件設(shè)計(jì)信息，正確的板支持包和軟件應(yīng)用本身，來(lái)定義處理器系統(tǒng)的存儲(chǔ)分段。XPS工具負(fù)責(zé)為每個(gè)MicroBlaze的復(fù)位、中斷和異常向量分配固定段，這些向量將存儲(chǔ)在處理器的BRAM中。常用的方法是把。heap和。stack段也存儲(chǔ)在局部BRAM中，以便在執(zhí)行線程的時(shí)候快速訪問(wèn)局部變量。

　　考慮到實(shí)時(shí)操作系統(tǒng)（RTOS）具有眾多庫(kù)函數(shù)，.text和。data段對(duì)BRAM顯得過(guò)大，因此，我們將這些函數(shù)存放在外部存儲(chǔ)器中。在多處理器系統(tǒng)中，如果多個(gè)處理器需要對(duì)相同存儲(chǔ)區(qū)域?qū)ぶ?，這樣做會(huì)導(dǎo)致問(wèn)題復(fù)雜化。因此，開發(fā)人員必須手動(dòng)調(diào)整存儲(chǔ)分段。如前文所述，兩個(gè)處理器只緩存自己專用的存儲(chǔ)區(qū)，并共享對(duì)代碼段和數(shù)據(jù)段之外定義區(qū)域的訪問(wèn)。通過(guò)PLB請(qǐng)求XPS Mutex,可對(duì)該共享存儲(chǔ)區(qū)域進(jìn)行同步訪問(wèn)，從而實(shí)現(xiàn)在兩個(gè)MicroBlaze之間交換數(shù)據(jù)。為了在主/從或者流水線處理器系統(tǒng)中實(shí)現(xiàn)直接通信和同步，我們采用了FSL.這樣可以避免在訪問(wèn)共享存儲(chǔ)器時(shí)，因多次存儲(chǔ)器總線分配而導(dǎo)致更高的訪問(wèn)延遲。

　　我們首先使用SDK鏈接腳本生成程序創(chuàng)建鏈接腳本。該腳本為文本文件，由三段組成，定義了堆和棧的大小、存儲(chǔ)區(qū)以及每個(gè)段的地址。下段代碼描述了雙MicroBlaze Xilkernel系統(tǒng)Microblaze_0的鏈接腳本。我們調(diào)整了代碼段和數(shù)據(jù)段存儲(chǔ)區(qū)的大小，并增加了一個(gè)用于共享存儲(chǔ)區(qū)的新段。我們也相應(yīng)調(diào)整了microblaze_1的鏈接腳本，將代碼段和數(shù)據(jù)段的起始存儲(chǔ)區(qū)地址設(shè)定為0x8A000000,并為共享存儲(chǔ)器分配了一個(gè)相等的段。

　　/*定義microblaze_0的堆和棧大小*/

　　_STACK_SIZE = DEFINED（_STACK_SIZE） ? _STACK_SIZE :

　　0x1000;

　　_HEAP_SIZE = DEFINED（_HEAP_SIZE） ? _HEAP_SIZE :

　　0x1000;

　　/*定義系統(tǒng)中用于microblaze_0的存儲(chǔ)器*/

　　MEMORY

　　{

　　ilmb_cntlr_dlmb_cntlr :

　　ORIGIN = 0x00000050, LENGTH = 0x00003FB0

　　/*重新設(shè)定用于代碼段和數(shù)據(jù)段的存儲(chǔ)器大小*/

　　DDR2_SDRAM_MPMC_BASEADDR :

　　ORIGIN = 0x88000000, LENGTH = 0x02000000

　　/*為共享存儲(chǔ)器新增一個(gè)分段*/

　　DDR2_SDRAM_SHARED_BASEADDR :

　　ORIGIN = 0x8C000000, LENGTH = 0x04000000

　　}

　　[…]

　　/*定義各段和它們?cè)诖鎯?chǔ)器中映射的位置*/

　　SECTIONS

　　{

　　[…]

　　sharedmem : {

　　__sharedmem_start = .;

　　*（sharedmem）

　　__sharedmem_end = .;

　　} > DDR2_SDRAM_SHARED_BASEADDR

　　[…]

　　}

　　MPSOC的和調(diào)試選項(xiàng)

　　SDK環(huán)境為、運(yùn)行和調(diào)試多處理器系統(tǒng)的軟件提供了兩種方法。一方面，基于Eclipse的工具能夠?yàn)檐浖こ烫峁┖蚐T.DIO狀態(tài)的配置；另一方面，可以使用Xilinx微處理器調(diào)試（XMD）控制臺(tái)來(lái)處理這些任務(wù)。

　　另外，SDK還可以使用位流和。bmm文件重配置FPGA.根據(jù)鏈接腳本中定義的段，F(xiàn)PGA編程對(duì)話框（Program FPGA Dialog）可以隨意將整個(gè)軟件段直接傳輸?shù)脚c特定處理器相關(guān)聯(lián)的BRAM中。如上所述，由于。elf文件會(huì)因使用Xilkernel庫(kù)函數(shù)的應(yīng)用而增大，因此，在多處理器系統(tǒng)中，我們一般會(huì)將這些段存放在外部存儲(chǔ)器中。在這種情況下，可以選擇FPGA編程對(duì)話框軟件配置設(shè)置中的bootloop,來(lái)提供后續(xù)的軟件。

　　SDK環(huán)境

　　SDK在工程瀏覽器（Project Explorer）窗口中，提供了包括軟件工程選擇的運(yùn)行與調(diào)試（Run & Debug）配置，以及在Run菜單中打開"Run configurations…".系統(tǒng)中每個(gè)處理器都有相關(guān)聯(lián)的"Run & Debug"配置。在個(gè)例子中，選擇配置對(duì)話框主標(biāo)簽中的工程。elf文件。在"Device Initialization"標(biāo)簽中將"Reset Processor Only"選為復(fù)位方式，以避免在復(fù)位時(shí)將整個(gè)系統(tǒng)重置。

　　另外，通過(guò)配置ST.DIO Connection標(biāo)簽，可以讓ST.DIO直接打印到SDK控制臺(tái)。將單處理器的"Run & Debug"配置捆。綁在一起，它們就可以同時(shí)運(yùn)行各自的軟件。，SDK基于Eclipse的調(diào)試窗口可以讓開發(fā)人員插入斷點(diǎn)，并提供變量賦值和存儲(chǔ)分配方面的信息。

　　XMD控制臺(tái)

　　對(duì)我們來(lái)說(shuō)，重要的XMD控制臺(tái)命令是關(guān)于多處理器系統(tǒng)使用的命令。用幫助命令可以直接從XMD控制臺(tái)調(diào)出這些命令的詳細(xì)列表。為將XMD控制臺(tái)用于多處理器系統(tǒng)的和調(diào)試，可使用命令connect mb mdm –debugdevice cpunr ,將處理器經(jīng)由MicroBlaze調(diào)試模塊（MDM）連接到XMD控制臺(tái)。其中，參數(shù)用于定義每個(gè)處理器的標(biāo)識(shí)符。在完成所有處理器的連接后，使用命令Target ,選擇一個(gè)Microblaze用于處理當(dāng)前的目標(biāo)連接。"Target"命令可顯示已連接目標(biāo)的列表。要將。elf文件到特定的目標(biāo)處理器上，開發(fā)人員可使用"dow"命令輸入完整的路徑和文件名：dow .用戶既可以運(yùn)行"run"命令啟動(dòng)被選中目標(biāo)上的軟件，也可以使用"stp"命令單步調(diào)試運(yùn)行代碼。如果MDM具有PLB連接XMD控制臺(tái)，可使用命令Read_uart start輸出JTAG UART.在定義端口后，JTAG UART服務(wù)器即可接收這些輸出，并使本地主機(jī)上的輸出可供終端程序使用（例如：HTerm或者Tera Term）：Terminal jtag_uart_server .

　　流水線系統(tǒng)

　　我們逐步設(shè)計(jì)實(shí)現(xiàn)的雙處理器平臺(tái)系統(tǒng)，由兩個(gè)得到Xilkernel支持的MicroBlaze處理器構(gòu)成，它們通過(guò)FSL共享兩個(gè)通信接口，并訪問(wèn)共享存儲(chǔ)器。每個(gè)處理器都配置了運(yùn)行在外部DDR2 SDRAM模塊中獨(dú)立存儲(chǔ)區(qū)上的指令和數(shù)據(jù)高速緩存。而且，XPS Mutex模塊能夠?qū)蚕泶鎯?chǔ)器訪問(wèn)進(jìn)行同步，以保證數(shù)據(jù)一致性。此外，我們還為兩個(gè)MicroBlaze調(diào)整了鏈接腳本，以便將專用存儲(chǔ)區(qū)分配給兩個(gè)處理器的指令段和存儲(chǔ)段，以及一個(gè)共享數(shù)據(jù)段。

　　表1是在默認(rèn)綜合約束條件下，Spartan-3A DSP 1800A和Virtex-6 XC6VLX240T FPGA的資源分配和使用情況。即便是中等大小的Spartan器件，也能夠?yàn)榕c雙MicroBlaze系統(tǒng)PLB或FSL接口相連的額外加速器IP提供大量slice資源。

表1:雙MicroBlaze Xilkernel系統(tǒng)的資源使用情況

　　這些尚未利用的FPGA資源，讓我們能夠?yàn)榧す鈷呙鑳x的原始數(shù)據(jù)增加一個(gè)加速器處理單元。接下來(lái)我們的工作重點(diǎn)是，將基于QNX的防碰撞應(yīng)用和線程任務(wù)分配給兩個(gè)處理器。

　　由于障礙物識(shí)別、環(huán)境建模和遠(yuǎn)程控制構(gòu)成了一系列的條件和順序計(jì)算，所以我們選擇了流水線處理系統(tǒng)。在今后的工作中，我們準(zhǔn)備后續(xù)集成攝像頭行車道檢測(cè)功能，自動(dòng)停放功能，以及其它所推薦的組件，比如：車輛測(cè)距和巡航控制。