引言

　　電力線監(jiān)控系統(tǒng)或現(xiàn)代三相電機(jī)控制系統(tǒng)這些應(yīng)用需要在大約70dB~90dB（取決于具體應(yīng)用）較寬的動態(tài)范圍內(nèi)實(shí)現(xiàn)的多通道同時測量，采樣速率通常要求16kbps甚至更高。

　　影響DAS的主要噪聲和干擾

　　工業(yè)數(shù)據(jù)采樣系統(tǒng)（DAS）定義了兩類噪聲/干擾。類噪聲源于內(nèi)部電子組件，噪聲源包括ADC的轉(zhuǎn)換處理噪聲和諧波失真、緩沖放大器的噪聲和失真，以及基準(zhǔn)噪聲等。第二類干擾源于系統(tǒng)外部，包括外部電磁噪聲、電源噪聲/紋波、I/O口串?dāng)_以及數(shù)字系統(tǒng)噪聲和干擾。圖1列出了不同的噪聲源。

　　圖1 不同噪聲源和干擾源對系統(tǒng)分辨率和的影響

　　電力線DAS信號處理鏈路包含CT、PT測量變壓器、抗混疊低通濾波器（LPF）、緩沖放大器，及同時采樣ADC和CPU.同時采樣ADC是系統(tǒng)的電路，用于測量調(diào)整在標(biāo)準(zhǔn)工業(yè)輸入動態(tài)范圍（如+5V、±5V或±10V）的電壓電流信號。

　　表1列出了這些器件的1LSB數(shù)值和量化噪聲，這些數(shù)值按照ADC的位數(shù)為設(shè)計(jì)人員提供了DAS能夠容許的總噪聲和干擾。

　　表1 對應(yīng)于ADC分辨率的量化值和量化噪聲

　　ADC輸入的總噪聲和紋波應(yīng)小于1/2 LSB,同時，量化噪聲決定了系統(tǒng)的基本噪底。

　　注意：有些設(shè)計(jì)中，僅1mVRMS的總體噪聲即可導(dǎo)致整個設(shè)計(jì)不達(dá)標(biāo)，因?yàn)槲唇?jīng)“校準(zhǔn)”的整體噪聲會導(dǎo)致ADC下降。

　　選擇正確的輸入放大器

　　基于以上分析，在DAS信號處理鏈路中，正確選擇輸入放大器是必要的，有很多器件供選擇，MAX130x和MAX132x系列就是可選方案之一。MAX130x和MAX132x系列ADC的輸入電路具有相當(dāng)?shù)偷淖杩?，如圖2所示。相應(yīng)地，大多數(shù)應(yīng)用中，這些器件需要一個輸入緩沖器以便達(dá)到12位和14位。

　　圖2 MAX130x和MAX132x系列ADC的典型輸入電路

　　為了達(dá)到12位至16位，選擇放大器時需要考慮的關(guān)鍵因素包括：帶寬、擺率、VP-P輸出、低噪聲、低失真和低失調(diào)。應(yīng)保持盡可能低的緩沖放大器噪聲，即遠(yuǎn)遠(yuǎn)低于ADC的SNR（信噪比）。放大器的整體失調(diào)誤差包括漂移，在整個溫度范圍內(nèi)都應(yīng)小于所要求的誤差。每個緩沖放大器應(yīng)根據(jù)具體應(yīng)用精心選擇。對于高ADC,不建議使用通用運(yùn)放。

　　輸入濾波電路的要求

　　輸入濾波器件采用差分輸入結(jié)構(gòu)，通常不需要輸入緩沖放大器。如MAX11046系列產(chǎn)品具有極高的輸入阻抗，可以直接與低阻傳感器連接。例如，CT和PT測量變壓器阻抗相對較低（10Ω~50Ω），因此，可以直接通過簡單的低通濾波器連接到MAX11046輸入級，如圖3所示。

　　圖3 MAX11046系列器件輸入電路

　　為了保持DAS的，選擇正確的RSOURCE和CEXTERNAL非常關(guān)鍵。RSOURCE電阻必須為金屬膜電阻，為1%或更高，還應(yīng)具有較低的溫度系數(shù)。建議選擇一些廠商如ROHM或Vishay提供的組件。

　　為了達(dá)到效果，CEXTERNAL電容應(yīng)選擇陶瓷電容。這些電容能夠在較寬的溫度和電壓范圍內(nèi)保持其標(biāo)稱值，Kemet或Samsung等公司可提供這類高性價比的SMT器件。

　　ADC基準(zhǔn)選擇

　　ADC基準(zhǔn)的選擇對于整個DAS的性能非常重要，并且與ADC的分辨率和要求密切相關(guān)。在整個溫度范圍內(nèi)保持合理的溫漂和初始非常關(guān)鍵。以MAX11046為例，1 LSB=62.5?V.MAX11046內(nèi)部基準(zhǔn)的溫漂為±10ppm/℃。在50℃整個溫度范圍內(nèi)，基準(zhǔn)漂移可達(dá)±500ppm或±2.048mV（±33LSB）。在對溫漂要求比較嚴(yán)格的應(yīng)用中，使用外部低溫漂基準(zhǔn)，如MAX6341（1ppm/℃）。使用外部基準(zhǔn)時，MAX11046的基準(zhǔn)輸入電流僅為±10?A.串聯(lián)型基準(zhǔn)的輸出電流可達(dá)10mA,因此，單個基準(zhǔn)器件可以為多個高性能ADC提供參考，從而消除不同器件之間的基準(zhǔn)差異。

　　PCB設(shè)計(jì)和布板考慮

　　采用低通濾波器進(jìn)行噪聲抑制

　　在任何時候電力線上都會存在相當(dāng)客觀的噪聲/干擾。噪聲主要來自線纜/傳輸系統(tǒng)，是電容/電感將外部噪聲源耦合到了電力線上。噪聲和干擾還與電力線的動態(tài)特性有關(guān)。如圖1所示，每個CT和PT隔離/測量變壓器的工作頻率為50Hz/60Hz.實(shí)際上，這些變壓器具有很寬（100kHz）的帶寬，僅對100kHz或更高頻率的信號提供衰減/濾波。

　　另外一個重要的噪聲/干擾源來自PCB上DAS系統(tǒng)的電子組件。這些組件包括CPU和電源子系統(tǒng)，特別是在使用開關(guān)電源的情況下。這意味著ADC的每個輸入通道都需要一個抗混疊濾波器和噪聲抑制低通濾波器。濾波組件應(yīng)該盡可能靠近ADC輸入放置。

　　利用接地和屏蔽措施保持信號完整性

　　從連接器到ADC輸入承載信號的PCB引線會受噪聲、干擾以及通道間串?dāng)_的影響，對這些模擬信號線采取特殊的接地和信號屏蔽措施將直接影響輸入信號的完整性。圖4給出了一個保護(hù)模擬信號的PCB布線示例。

　　圖4 從連接器到MAX11046模擬輸入的路徑

　　注意，MAX11046具有極高的通道間隔離度，為了獲得高隔離度，采用了共面微帶線結(jié)構(gòu)。

　　PCB布線通用規(guī)則

　　在多通道、同時采樣DAS應(yīng)用中，為了獲得性能，需要遵循幾項(xiàng)重要的PCB布線規(guī)則：

　　使用有地層的PCB板。

　　確保模擬、數(shù)字線路相互分離。

　　不要將數(shù)字信號線和模擬信號線并行布線。

　　避免在ADC封裝的下方鋪設(shè)數(shù)字信號線。

　　采用獨(dú)立的地層，數(shù)字信號分布在一側(cè)，模擬信號分布在另一側(cè)。

　　保持電源的地回路具有較低阻抗并保持盡可能短的引線，以便達(dá)到無噪聲工作。

　　在AVDD和DVDD的引腳與地之間連接0.1?F陶瓷電容，電容須靠近器件放置，以便降低寄生電感。

　　每個PCB板的AVDD和DVDD引腳至少增加一個10?F去耦電容。

　　采用兩個電源平面分別連接所有AVDD和DVDD.

　　MAX11046模擬接口側(cè)的AVDD電源平面和DVDD電源平面遠(yuǎn)離器件的數(shù)字接口引線。

　?。╝） 對用戶的DAS PCB進(jìn)行測試得到的直方圖，PCB布板不合理

　?。╞） 對用戶的PCB進(jìn)行改進(jìn)后測試得到的輸出直方圖

　　（c） Maxim DAS的輸出直方圖

　　圖5 測試結(jié)果

　　測試結(jié)果

　　圖5提供了基于MAX11046多芯片、多通道、同時采樣DAS工業(yè)原型機(jī)的一些測試結(jié)果。采用精密的2.048V直流基準(zhǔn)作用在DAS的MAX11046輸入端。ADC輸出轉(zhuǎn)換結(jié)果的范圍為±32768.圖5（a）是對用戶提供的一個PCB原型進(jìn)行測試的結(jié)果，該設(shè)計(jì)違反了電源布局和輸入信號完整性的布板原則。測試數(shù)據(jù)和直方圖顯示，噪聲/干擾使DAS的有效位降至大約11.5.由于直方圖測試模板不穩(wěn)定，也反映了測量的不可預(yù)期性。

　　圖5（b）是對用戶的PCB布局進(jìn)行改進(jìn)后的測試結(jié)果，采取了本文介紹的電源/地布局規(guī)則和保持輸入信號完整性的處理方案。從測試結(jié)果和直方圖可以看出，性能得到改善，DAS系統(tǒng)的有效位達(dá)到13.5.在此測試期間，直方圖具有可重復(fù)性，反映了測量的穩(wěn)定性。

　　圖5（c）是在相同測試條件下，在同一實(shí)驗(yàn)室對Maxim DAS的測試結(jié)果。測試結(jié)果和直方圖顯示，DAS的有效位達(dá)到大約14.該測試中，直方圖具有非常好的可重復(fù)性，反映了測試的穩(wěn)定性和Maxim布板、設(shè)計(jì)配置的優(yōu)勢。

　　結(jié)語

　　為了達(dá)到DAS設(shè)計(jì)指標(biāo)以及ADC數(shù)據(jù)手冊發(fā)布的指標(biāo)，需要遵循嚴(yán)格的設(shè)計(jì)原則。這些設(shè)計(jì)考慮包括：LPF濾波器、低噪聲緩沖器和基準(zhǔn)選擇、組件布局、PCB布局以及電源噪聲/紋波的濾波等。注意了這些設(shè)計(jì)原則，即可獲得新一代高性能ADC的優(yōu)異結(jié)果。